平成11年度チップ試作プロセスの比較


以下の図面は東京大学VDECが各チップ試作プロセスに対する測定結果を基づいて作成しました。


ゲート長 vs. ゲート遅延(リング・オシレータで測定した)


ピン数 vs. 試作値段


ゲート数 vs. 試作値段


試作プロセスデータのまとめ

品種 ゲート遅延 [ps] ゲート長 信号ピン数 ゲート規模数 試作値段 [千円]
Hitachi 0.35um 5.9mm角 45 * 190 143k 506
Rohm 0.35um 4.9mm角 100 ** 111 180k 375
Rohm 0.6um 3.9mm角 152 *** 74 27k 160
Rohm 0.6um 4.6mm角 152 *** 87 42k 240
Rohm 0.6um 8.9mm角 152 *** 159 205k 950
HHS 0.5um 2.3mm角 171 **** 28 4k 166.75
HHS 0.5um 4.8mm角 171 **** 76 40k 747.5
Motorola 1.2um 2.3mm角 224 ***** 34 4k 66.5
Motorola 1.2um 4.8mm角 224 ***** 83 32k 230
Motorola 1.2um 7.3mm角 224 ***** 131 82k 451



VDEC Home Page / Univ. of Tokyo. / www-admin@vdec.u-tokyo.ac.jp