VDEC　M・COREプロジェクト

・第１回 M・CORE講習会を東大VDECで開催しました(4/3-4/4)．

・第１回 M・CORE プロジェクト研究報告会をラフォーレ琵琶湖で開催しました(11/27)．

1. 目的：
   ・MCore（32ビットuPコア）とその周辺回路（IO、タイマー等）のIPを利用したプラットフォーム・ベース・システムLSIの設計・教育研究



2. 期間：2000年度〜2002年度



3. モトローラよりの提供品：
   (a)MCoreとその周辺回路IP
   ・MCoreはVDECで合成しモトローラで検証し提供．修正不可．
   ・周辺回路はHDLソースで提供．修正可．
   (b)MCoreプログラム開発用コンパイラシステム
   (c)MCoreシステムLSI開発評価用FPGAボード
   ・MCore用に１個、その他用に１個の計２個の大型FPGA搭載ボード
   注）メモリーIPは提供されません．



4. 参加者側の用意するもの：
   (a)パソコン／ワークステーション
   (b)適宜、独自開発のIP類



5. 参加条件：
   (1) 教育・研究目的でMCoreと周辺回路IPを用いる．
   (2) 成果の概要をVDEC及びモトローラへ報告する．
   (3) 年１回程度、VDEC主催の成果報告会で報告する．
   (4) 評価ボード、開発システムは無償提供．
   なおモトローラ側は成果の学会発表等を基本的に歓迎しています．



6. 計画の概要
   ・2000/3月末：　MCoreセミナー（VDEC)を開催しMCoreの利用技術を取得する．
   ・2000/4月頃：　FPGA評価ボード、コンパイラを参加者に配布．
   　これを用いてFPGAプロトタイピングを開始．
   ・2000/9月頃：　中間報告会
   ・2001/1月頃：　0.35um用MCore/セルベースをVDEC経由で提供．
   ・2001/6月頃：　セルベース設計終了・試作開始（モトローラ／仙台を予定）
   　ここでは必要に応じて参加者の中から試作するチップを取捨選択します．
   ・2001/11月頃：　試作終了・評価開始
   ・2002/3月頃：　中間報告会
   （以下同様で2002年度もセルベース試作を１〜２回予定）
   なお、セルベース試作費の負担方法については現在検討中につき未定です．
   また試作にモトローラ／仙台を利用することを考えていますが、変更の可能性もあります．
   いずれにせよVDEC提供の中のもっとも微細加工技術での試作を予定しています．



7. 参加グループ
   

   東京大学	池田先生
   九州大学	村上先生
   金沢大学	深山先生
   東工大学	国枝先生
   東京大学	柴田先生
   東京大学	小出先生
   北海道大学	山本先生
   大阪大学	今井先生
   熊本大学	末吉先生
   立命館大学	山内先生




8. 取得ファイルなど



• MCORE NDA契約書(アクセス制限あり)


• 開発キットスターとアップ説明書(PDF)





9. その他のリンク



• M・COREホームページ


• M・CORE PRESS RELEASE


• MMC2001のページ


• メトロワークス

• 第１回 M・CORE講習会


• このページの一番上へ


• VDECのホームページへ