2002年6月5日

フルシンセサイザブルCPUコア

SH3-DSP提供のご案内

　株式会社日立製作所より、32ビットRISCマイコン「SuperH^TM(注1) RISC engine ファミリ」である「SH3-DSP」のフルシンセサイザブルCPUコアを、VDECを通して大学などの研究機関への無償提供する提案を頂きましたのでご案内致します。

■　SH3-DSPコアについて

　SH3-DSPは、1995年に製品化された「SH-3」に対して周辺機能の強化や動作周波数の高速化を行い、さらに音声、画像データを高速に処理できるDSP機能を搭載した32ビットRISCマイコンです。現在200MHzで動作する「SH7729R」を製品化しています。このたびご提供する「SH3-DSPコア」は、この「SH7729R」をベースとしフルシンセサイザブル化を行ったCPUコアです。「SH3-DSPコア」の特長を以下に示します。

• テクノロジに依存しないフルシンセサイザブルコア (Verilog HDL記述)
• SuperH^TM RISCアーキテクチャ準拠
• SH-1, SH-2 および SH-3とオブジェクトコードレベルで互換性あり
• DSP機能サポート
• 可変サイズキャッシュ、可変サイズ内蔵SRAMを標準CRAMで構成可能
• 外部メモリコントローラ内蔵 （SRAM, FLASH, SDRAM, PCMCIAなどのメモリI/Fサポート）
• DMAコントローラ内蔵
• ユーザモジュール接続用の高速／低速バスI/Fサポート
• 日立ユーザデバッグインタフェース（H-UDI）内蔵により、E10Aエミュレータの接続が可能

　　このCPUコアに必要最低限の入出力回路を接続することで、SH3-DSP互換プロセッサを設計することが可能となります。

■　提供物

　「SH3-DSPコア」として次の設計データ／設計ドキュメントを提供させて頂きます。

• SH3-DSPコア内モジュールのVerilog記述
• SH3-DSPコア外モジュールの擬似モデル
• 検証環境（基本検証パターン、外部メモリモデルなどを含む）
• 合成スクリプト
• STA環境（擬似パス／マルチサイクルパスリスト）
• レイアウトガイドライン
• テスト設計ガイドライン
• ハードウェアマニュアル／コアインタフェースマニュアル

　また研究の目的に応じてソフト開発用にCコンパイラ等の開発環境も提供致します。

以上の提供物に関する情報の一部は次のホームページから入手することが可能です。

SH7729Rの仕様：　 Sorry Link will be soon available

日立開発環境： 　Sorry Link will be soon available

■　提供方法

「SH3-DSPコア」は、日立製作所と直接「機密保持契約」を結んで頂いた大学及び研究機関に対して研究目的に限り無償で提供させて頂きます。詳しい提供方法については下記の問い合わせ窓口までご連絡お願い致します。

<お問い合わせ先>

〒185-8601 東京都国分寺市東恋ヶ窪１丁目280番地

株式会社日立製作所　中央研究所　畑岡　信夫

E-mail : hataoka@crl.hitachi.co.jp 　TEL: 03-323-1111(内線 3610)

(注1) SuperHは、(株)日立製作所の商標です。

以上