共催
 東京大学大規模集積システム設計教育研究センター (VDEC)
 IEEE SSCS Japan Chapter
 IEEE SSCS Kansai Chapter
協賛
 株式会社半導体理工学研究センター (STARC)

はじめに

VDECデザイナーズフォーラムは、LSIの設計に携わる研究者の交流を目的としたものです。多数の招待講演を予定しており、試作経験やノウハウなど、普段、学会では聞けないような話をしていただくようにお願いしております。また、大学院の学生の立案によるPh.D.企画セッション、参加者によるショート講演、ポスターセッション、VDEC環境による設計方法を学ぶワークショップを予定しております。VDECで設計したLSIの発表の場ならびにこれからLSIを試作しようする設計者の方への情報提供の場として、皆様の発表・参加をお待ちしております。

VDECデザイナーズフォーラム特別講演

LSI分野にてご活躍されている著名な方をお招きして、「デバイス技術者から回路設計者 へのメッセージ」と題して、設計者が知っておくべき最新CMOSデバイス技術に関する講演を お願いしております。学生や教育機関関係者だけではなく、LSI設計やデバイス技術開発 などに関わる社会人の方にも広く有用な講演内容となっておりますので奮ってご参加ください。 特別招待講演 (6/6 13:00-18:00) のみの聴講参加も可能です。

開催日程・場所

日時 : 2008年 6/6(金), 7(土), 8(日) (3日間)

場所 : 東京大学武田先端知ビル 5階武田ホール (6/6, 6/7)
     東京大学武田先端知ビル 1階セミナー室 (6/8)
     鳳明館森川別館 (東大正門より徒歩3分:フォレスト本郷の隣の道) (6/6, 22時以降)

アクセス方法: 東京大学武田先端知ビルはリンク先をご参照下さい。鳳明館は懇親会終了時に移動します。

プログラム

1日目 6/6(金)
会場: 東京大学武田先端知ビル 5階武田ホール
12:40 - 13:00 受付
13:00 - 13:10 Opening: 開会の挨拶 浅田 邦博 先生 (東京大学VDEC)

VDECデザイナーズフォーラム特別講演 〜デバイス技術者から回路設計者へのメッセージ〜

13:10 - 14:50 Seminor1: 招待講演
          「大学の研究・企業の研究」
          福間 雅夫 先生 (NEC 執行役員・東京大学 客員教授)


15:00 - 16:40 Seminor2: 招待講演
          「チャネルエンジニアリングによる高性能CMOSデバイス技術」 
          高木 信一 先生 (東京大学 教授・半導体MIRAIプロジェクト グループリーダ)


16:50 - 18:30 Seminor3: 招待講演
          「微細トランジスタの特性ばらつき:原因究明と対策」
          平本 俊郎 先生 (東京大学生産技術研究所 教授・MIRAI-Selete)



19:00 - 22:00 懇親会 & ポスターセッション
22:00 - 22:30 会場移動 (鳳明館)
22:30 - 23:00 企画講演
          「LSIのテストとVDECのテスト環境」
          小松 聡 先生 (東京大学VDEC 准教授)


23:30 -     フリーディスカッション

2日目 6/7(土)
会場: 東京大学武田先端知ビル 5階武田ホール
10:00 - 12:00 Ph.D 企画セッション
          「LSI分野における人に薦めたくなる博士課程」
12:00 - 13:00 昼食
13:00 - 13:30 講演1:学生発表講演
          「3次元システム集積のための低消費電力チップ間インタフェースの開発
           〜A-SSCC2007発表報告を交えて〜」
           新津 葵一 (慶應義塾大学 大学院理工学研究科 博士後期課程)


13:30 - 14:00 講演2:学生発表講演
          「技術の誕生から実用化まで携われた幸運
            〜 須川研究室におけるイメージセンサ研究の事例を通じて」
           赤羽 奈々 (東北大学 大学院工学研究科 博士後期課程)


14:00 - 16:00 ショート講演 「私はこれで失敗した」
16:00 - 16:30 VDECの活動紹介 池田 誠 先生 (東京大学VDEC)
16:30 - 17:00 表彰式、閉会の挨拶

3日目 6/8(日)
会場: 東京大学武田先端知ビル 1階セミナー室
9:00 - 12:00  Workshop1: VDEC EDA 環境におけるデジタル設計手法 [演習なし]
         小林 和淑 先生 (京都大学)
12:00 - 13:00 昼食
13:00 - 17:00 Workshop2: VDEC EDA環境におけるアナログ設計手法 [演習なし]
         名倉 徹 先生 (東京大学VDEC)

参加対象

LSI設計に興味のある社会人、教育機関の方、もしくはVDECユーザ
(特に、VDECユーザの皆様はショート講演やポスターセッションの発表に奮ってご参加下さい。)

参加費・宿泊費

参加費:  (当日現金払いのみ、領収書を発行)
 8,500円 通常料金
 5,000円 特別招待講演聴講 (1日目 13:00-18:30のみ参加)
宿泊費: 6/6(金): 4,935円、6/7(土): 4,725円  (予約のみ、各自で清算)
 ・1日目もしくは2日目の受付時に参加費を支払い頂きます。
  (受付は1日目(6/6)午後および 2日目(6/7)午前のみ)
 ・宿泊費は宿泊施設にて各自で支払いとなります。

Ph.D 企画セッション

Ph.D.企画セッションでは、博士課程学生の学生幹事により企画されるセッションです。本年度は「LSI分野における人に薦めたくなる博士課程」とテーマでパネリストを交え、ディスカッションを行います。

 ・中央大 高橋 真吾 さん (学生幹事代表)
 ・北大 上野 憲一 さん (学生幹事 兼 パネリスト)
 ・阪大 更田 裕司 さん (学生幹事 兼 パネリスト)
 ・NEC 森田 泰弘 さん (パネリスト)
 ・京大 久保木 猛 さん (パネリスト)
 ・東工大 萩原 汐 さん (パネリスト)

ショート講演

「私はこれで苦労した・失敗した」のテーマに則して、
研究時,論文作成時、発表時などにおいて
 ・苦労・失敗した内容
 ・苦労・失敗から得られた教訓
 ・苦労・失敗しないための対策
などを講演します。1人当り10分(発表8分、質疑2分)の予定です。
講演者リストを以下に掲載します。

 ・東京大学 名倉先生  「GND線の接続ミス」
 ・広島大学 岡崎啓太さん 「画像分割精度の評価における苦労およびパッドの接続ミス」
 ・金沢大学 藤枝茂さん   「Rohm018のI./O切り離し時のミスについて 」
 ・大阪大学 松岡先生 「リスクを考慮した集積回路設計 〜私たちの苦労談〜」
 ・東工大  岡田先生  「配線インピーダンス」
 ・九州大学 室山先生 「大規模デジタル回路設計における見積りミス」
 ・京都大学 小林先生 「失敗事例」
 ・中央大学 高橋真吾さん 「初めての国際会議」
 ・東工大  高橋先生 「コーディングミス」

ポスターセッション

ポスターのサイズはA0縦向き(幅 84cm x 高さ 120cm)を目安として下さい。
会場でノートPC等を使ったデモを希望される方はテーブル等を用意します。
ポスター講演発表プログラムを以下に掲載します。
講演番号
タイトル・著者
P-01 「アナログCMOS振動子群の雑音による位相同期手法」
宇田川 玲,浅井 哲也,雨宮 好仁(北大)
P-02 「低電圧CMOSディジタル回路のプロセス・温度バラツキ補正アーキテクチャ構築」
次田 祐輔, 上野 憲一(北大), 廣瀬 哲也(神戸大), 浅井 哲也, 雨宮 好仁(北大)
P-03 「しきい素子を利用した確率共鳴現象の回路実験」
佐橋 透, 宇田川 玲, 浅井 哲也(北大), 廣瀬 哲也(神戸大), 雨宮 好仁(北大)
P-04 「時系列コーディングを行う生体様CMOSアナログ回路」
藤田大地, トバージェシカマリア, 浅井哲也, 雨宮好仁(北大)
P-05 「サブスレッショルドCMOS回路による高抵抗の生成」
浅井 慎一,上野 憲一,浅井 哲也,雨宮 好仁(北大)
P-06 「 サブスレッショルド領域におけるCMOSディジタル回路動作の解析」
小川太一(北大),廣瀬哲也(神戸大),浅井哲也,雨宮好仁(北大)
P-07 「熱伝導を利用したCMOS移相発振器」
平井 孝明,浅井 哲也,雨宮 好仁(北大)
P-08 「サブスレッショルドCMOSオペアンプを用いたオフセット電圧補正技術」
飯田 智貴,浅井 哲也,雨宮 好仁(北大)
P-09 「CMOSアナログ回路のチップ間特性バラツキ補正技術のための参照電圧源」
上野憲一(北大), 廣瀬哲也(神戸大), 浅井哲也, 雨宮好仁(北大)
P-10 「Encoder and Decoder LSI Design of FEC Codes for Wireless Communication Systems Based on IEEE802.11n」
Xiaonan Shi, Jaeseong Kim, Shingo Yoshizawa, Yoshikazu Miyanaga (Hokkaido University)
P-11 「チャージリサイクルを利用した連想メモリの低消費電力化」
楠本 崇人(金沢大),小川 大佑(金沢大:現三菱電機),堂阪克己,深山 正幸,松田 吉雄(金沢大)
P-12 「低遅延画像伝送システム向け高性能JPEG 2000コーデックVLSIの開発」
稲田 遼一,井家 佑介,春日 隆文,深山 正幸(金沢大),中尾 政史(ナナオ),松田 吉雄(金沢大)
P-13 「電源遮断回路における製造ばらつきのパス遅延時間への影響」
萩原汐,佐藤高史,益一哉 (東工大)
P-14 「2次元ブロックスキャン方式画像分割LSIの性能評価」
岡崎 啓太,粟根 和俊,永岡 奈緒美,菅原 達也,小出 哲士,Mattausch Hans Juergen(広島大)
P-15 「極低温動作 CMOS VLSIの開発 -次世代赤外線天文衛星実現にむけて-」
和田武彦,永田洋久,池田博一(ISAS/JAXA)
P-16 「パターン認識のための学習機能付き連想メモリのLSI設計」
榊原 尚吾,今福 渉,Mattausch Hans Juergen,小出 哲士(広島大)
P-17 「DCVSLドミノ回路を用いた終了検出型自己同期回路の設計手法」
曽我部 拓,池田 誠,浅田 邦博(東大)
P-18 「大規模アナログ・デジタル混載システム設計におけるVerilog-AMS記述の試用」
近成 聡志,橋田 拓志(神戸大),福水 洋平(立命館大),永田 真(神戸大)

表彰

IEEE SSCS Japan Chapterのご支援により、講演やポスターセッションでの優秀な発表および VDECでの活動を表彰致します。
 ・IEEE SSCS Japan Chapter Young Researcher Award
 ・IEEE SSCS Japan Chapter Best Poster Award
 ・IEEE SSCS Japan Chapter Best Panelist Award
 ・IEEE SSCS Japan Chapter CADuser ML Best Contributor Award
 ・IEEE SSCS Japan Chapter Worst Failure Award
 ・IEEE SSCS Japan Chapter Best Chip Design Experiencer Award

参加・講演・宿泊申込

・参加申込
・宿泊予約申込
・ショート講演、ポスターセッション発表申込
・ワークショップ申込 (デザイナーズフォーラム参加者のみ可)
の申込受付をWebページから行います。

申込を締め切りました(6/5)。

問い合わせ先

2008年 VDECデザイナーズフォーラム 幹事
名倉 徹 (東京大学VDEC)
高橋 篤司 (東京工業大学)
室山 真徳 (九州大学)
吉澤 真吾 (北海道大学)
mail: designersforum@vdec.u-tokyo.ac.jp