共催
 東京大学大規模集積システム設計教育研究センター (VDEC)
 IEEE SSCS Japan Chapter
 IEEE SSCS Kansai Chapter

 2018年 9/28(金),29(土) 北海道 登別温泉 第一滝本館

VDECデザイナーズフォーラム2018 参加・講演申込
 宿泊施設の確保のため、早めのご登録をお願いいたします。
 参加申込みに伴い、自動的に宿泊も予約されます(宿泊費:¥11,000程度)。
 Web参加申込締め切り 2018年9月7日(金) 
これ以降のご参加に関してはご自分でホテルの予約をするようにして下さい。

はじめに

VDECデザイナーズフォーラムは、LSIの設計に携わる研究者の交流を目的としたものです。今年は基調講演やデザインアワード発表会等を企画しております。また、大学院の学生の立案によるPh.D.企画セッション、参加者によるショート講演、ポスターセッションを予定しております。VDEC関係者同士の交流やこれからLSIを試作しようとする方への情報提供の場として有益ですので、皆様の発表・参加をお待ちしております。

開催日程・場所

日時 :2018年
9/28(金),29(土) :VDECデザイナーズフォーラム
メイン会場 : 北海道 登別温泉 第一滝本館 (交通アクセス)

タイムテーブル(仮)

9/28(金) プレゼン 15分 + Q&A 5分 (目安)
時間  
12:00-12:30 会場受付
12:30  開会 
12:40-14:20 VDECデザインアワードデザインアワード発表会1(20分×5名)
14:20-14:30 休憩
14:30-16:10 VDECデザインアワードデザインアワード発表会2(20分×5名)
16:10-16:20 休憩
16:20-17:40 VDECデザインアワードデザインアワード発表会3(20分×3名)
19:00- VDECデザインアワード表彰式 & 懇親会

9/29(金) プレゼン 7分 + Q&A 3分 (目安)
時間  
9:00-10:00 アイディアコンテスト部門発表会(10分×6名)
10:00-11:00 Ph.D. 企画セッション
11:00-11:50 基調講演
12:00- VDECアイディアコンテスト表彰式 & 閉会

参加費

無料(ただし、会場宿泊費について¥11,000程度を当日ご用意ください。)

VDECデザインアワード発表会

第8回 VDEC デザインアワード の第2次選考として会場にて、第1次選考通過者による25分プレゼンを行います。参加者全員並びに選考委員による重み付き投票により、最優秀賞及び優秀賞・敢闘賞を決定します。
「小面積・低周波数・低消費電力なタイミング生成に向けた差分リーク活用技術を用いた28x181um^2, 0.11Hz, 4.5pW 55nm DDC CMOSゲートリークタイマー」
西尾 祐哉 (名古屋大)
「256-bit GF(p) ECDSAの署名生成生成プロセッサ」
杉山昇太郎 (東大)
「光無線給電による生体埋植型マイクロ光刺激デバイス」
石津 岳明 (奈良先端大)
「ハイブリッドフィルタ搭載型 FRET 計測用CMOS イメージングデバイス」
亀山 愛樹 (奈良先端大)
「スロープ波形のスクランブル化に基づくセキュアA/D 変換回路」
VinodVishwa-Gadde (東大)
「A DTC-based fractional-N synthesizable PLL with True Arbitrary Nonlinearity Calibration」
LIU BANGAN (東工大)
「耐放射線FPGA」
藤森 卓巳 (静大)
「時間領域処理を用いた高速、低電力サブレンジングADC」
室屋 健一郎 (鹿児島大)
「オフセット自動調節テラヘルツピクセル回路とVCO型A/D変換器による読み出し機構」
横山 紗由里 (北大)
「テラヘルツピクセル回路の広帯域化と可視光ピクセルの同時集積」
金澤 悠里 (北大)
「電圧-時間変換を用いた自動合成可能な低ドロップアウト電圧レギュレータ回路」
小島 尚輝 (東大)
「ADPLL-Centric Bluetooth Low-Energy Transceiver」
Liu Hanli (東工大)
「経爪型集積化光電容積脈波計測用IC」
銭正 (東北大)

デザインアワード・アイデアコンテスト部門

第2次選考として会場にて、第1次選考通過者による10分プレゼンを行います。参加者全員並びに選考委員による重み付き投票により各部門賞を決定します。
「人工視覚デバイス用刺激電極制御チップのAC駆動化の検討と整流回路の設計」
森 康登 (奈良先端大)
「フリップフロップのゲート幅の調節による記憶保持特性の変化を利用したばらつき評価回路」
深澤 研人 (埼玉大)
「振動発電エネルギーハーベスティングの電力変換効率を向上するクロックドAC-DC昇圧回路」
河内 勇人 (静大)
「RC遅延線駆動パルスの最適設計」
松山 和樹 (静大)
「C-element を利用した低電力耐ソフトエラーラッチ回路」
田島 咲季 (早大)
「前庭動眼反射を考慮した初期聴覚モデル」
池上 高広 (北大)

Ph.D. 企画セッション

Ph.D.企画セッションでは、博士課程学生の学生幹事により企画されるセッションです。
昨年度タイトル:タイトル:シン・ハカセ:ゲンジツ対ハカセ。

参加・講演申込

VDECデザイナーズフォーラム2018 参加/講演申込ページへ

この参加申込みによって、登別温泉 第一滝本館への宿泊予約も自動的に申し込んだことになります。
 (宿泊費:¥11,000程度)



フォーラム参加当日

9/28(金)29(土)フォーラム参加者は講演会場(北海道 登別温泉 第一滝本館)にお越し下さい。
昼食をとってからご参加ください。近くにコンビニやレストランがあります。下記のマップをご参考まで。
Googleマップ

参加者は発表者を含めラフな服装で出席してください。

問い合わせ先

VDECデザイナーズフォーラム2018 幹事
徐 祖楽 (東京大学)
小野 貴継 (九州大学)
山根 大輔 (東京工業大学)
池辺 将之 (北海道大学)
mail: designersforum@vdec.u-tokyo.ac.jp


ページ先頭に戻る