共催
　東京大学大学院工学系研究科附属システムデザイン研究センター基盤設計研究部門（d.lab-VDEC）
　IEEE SSCS Japan Chapter
　IEEE SSCS Kansai Chapter

　2025年 9/26(金)-9/27(土) 対面開催

d.lab-VDECデザイナーズフォーラム2025 参加
宿泊施設の確保のため、早めのご登録をお願いいたします。
現地参加申込をいただいた方は、自動的に宿泊も予約されます（現地参加：宿泊費 11,000円, 参加費 2,000円）。
現地参加申込締め切り　2025年9月12日(金)　
とさせていただきます。これ以降の現地参加のホテルは空き状況次第となりますことをご了承ください。

はじめに

d.lab-VDECデザイナーズフォーラムは、LSIの設計に携わる研究者の交流を目的としたものです。今年は基調講演やデザインアワード発表会等を企画しております。また、大学院の学生の立案によるPh.D.企画セッション、参加者によるショート講演を予定しております。d.lab-VDEC関係者同士の交流やこれからLSIを試作しようとする方への情報提供の場とて有益ですので、皆様の発表・参加をお待ちしております。

開催日程

日時 :2025年
9/26(金)-9/27(土) ：d.lab-VDECデザイナーズフォーラム（申し込み）
会場 : 芦ノ牧プリンスホテル 交通アクセス:会津鉄道芦ノ牧温泉駅 (猫の駅長で有名) 無料送迎8分)
交通案内

参考時刻等

東京		10:58 郡山	やまびこ５５号
11:15 郡山	12:31 会津若松	磐越西線各駅停車会津若松行
12:50 会津若松	13:14 芦ノ牧温泉	会津鉄道 会津田島行

東京		9:57 郡山	なすの２５３号郡山行
10:15 郡山	11:21 会津若松	快速あいづ１号　快速会津若松行
11:26 会津若松	11:49 芦ノ牧温泉	会津鉄道リレー１３６号　会津高原尾瀬口行

タイムテーブル(Tentative)

　9/26(金)
時間 　
12:30-13:40 会場受付
13:40-13:50 開会　挨拶
挨拶、趣旨の紹介（東京大学 d.lab-VDEC 池田誠 教授）
挨拶（IEEE SSCS Japan Chapter Chair）
13:50-14:30 基調講演..1（40分）　座長：
14:30-14:40 休憩
14:40-15:40 d.lab-VDECデザインアワード(アイデアコンテスト部門)発表会..1（15分×4名）　座長：
15:40-15:50 休憩
15:50-17:30 d.lab-VDECデザインアワード発表会（20分×5名）　座長：

　9/27(土)
TBD
時間 　
09:00-10:15 d.lab-VDECデザインアワード(アイデアコンテスト部門)発表会..2（15分×5名）　座長：
10:15-10:30 休憩
10:30-11:10 基調講演..2（40分）　座長：
11:10-11:30 アイデアコンテスト表彰式
デザインアワード表彰式
IEEE SSCS Japan Chapter賞授与式
閉会　挨拶

参加費

現地参加：宿泊費 11,000円, 参加費 2,000円

d.lab-VDECデザイナーズフォーラム基調講演

9月26日 13:50-14:30 基調講演..1
座長：
浅見幸司(東京大学)
Introduction of DSP-Based Testing
　・アナログデバイスとSpecifictaion-based test
　・DSP-based Testing
　・DSP応用例をいくつか
　　　離散フーリエ変換とアナログ計測
　　　アナログテスト用信号生成例
　　　etc
9月27日 10:30-11:10 基調講演..2
座長：
新田 高庸(会津大学)
映像符号化実現技術とその応用
映像符号化は相互接続性等のため国際標準規格が策定されているが，放送用途等での普及のためには 小型化，低消費電力化を可能とする実現技術が必須となる．本講演では，筆者らが企業で経験した 映像符号化 LSI / 装置の設計事例をもとに，さまざまな実現技術について概説する．またそれらを用いた 応用事例についても触れる．

d.lab-VDECデザインアワード発表会

第15回 d.lab-VDEC デザインアワード の応募者による20分プレゼン(発表15分+質疑応答5分)を行います。 参加者全員並びに選考委員による重み付き投票により、最優秀賞及び優秀賞・奨励賞を決定します。

9月26日 15:50-17:30 デザインアワード発表（20分x5件）
座長：
D-1「サンプリング雑音キャンセル機構を備えた高速セルフクエンチング型FIAによる離散時間ΔΣ型ADCの設計」
 王 錫明(東京大学/推薦者: 飯塚哲也)
D-2「LOFIC型CMOSイメージセンサに向けた小面積・低消費電力な読み出し回路」
 北島 直(立命館大学/推薦者: 大倉俊介)
D-3「CMOSイメージセンサの極微小光量差信号読み出し回路」
 本郷 天(東北大学/推薦者: 黒田理人)
D-4「暗号応用向け真性乱数生成・チップ識別統合回路」
 Dang Tuan Kiet(電気通信大学/推薦者: 範公可)
D-5「信号スペクトルに基づくハイブリッド動的ゴールド符号を用いたサイドチャネル攻撃の軽減」
 Tran Thai-Ha(電気通信大学/推薦者: 範公可)

デザインアワード・アイデアコンテスト部門

応募者による15分プレゼン（発表10分+質疑応答5分）を行います。 参加者全員並びに選考委員による重み付き投票により嘱望賞を決定します。
9月26日 14:40-15:40 デザインアワード(アイデアコンテスト部門)発表..1(15分x5件)
座長：
I1-1「RISC-V 向けトータルメモリー暗号化・認証キャッシュ (TMEAC)」
 グエン テエ ビン(電気通信大学/推薦者: 範公可)
I1-2「2値不揮発性メモリを結合した多値荷重更新型インメモリ計算回路」
 ジョーンス 智郎(九州工業大学/推薦者: 森江隆)
I1-3「アナログ型CIMを利用したMAC動作の温度補償回路」
 李 庚原(早稲田大学/推薦者: 丹沢徹)
I1-4「昆虫型マイクロロボットに搭載する光刺激による停止・方向転換が可能なニューロモルフィック回路」
 祁 一銘(日本大学/推薦者: 齊藤健)
9月27日 09:00-10:15 デザインアワード(アイデアコンテスト部門)発表..1(15分x5件)
座長：
I2-1「A Hybrid Integer-N/Fractional-N PLL with Adaptive Bandwidth for High-Performance RF Synthesizers」
 グエン ティ ベトハ(国立大学法人電気通信大学/推薦者: 範公可)
I2-2「All Digital Phase-Locked Loopの設計に向けたDigital Controlled Oscillatorの構成」
 安里 好生(芝浦工業大学/推薦者: 佐々木昌浩)
I2-3「CMOSイメージセンサに用いる画素トランジスタと積分型A/D変換器を一体化した小面積・低消費電力な読み出し回路の検討」
 岡田 虹輝(立命館大学/推薦者: 大倉俊介)
I2-4「エナジーハーベスト向けROIバッテリ充電ブーストコンバータの動作電圧最小化設計」
 殷 涛(早稲田大学/推薦者: 丹沢徹)
I2-5「0.18um CMOS上における8GHzオンチップ無線通信回路の設計」
 土田 和暉(芝浦工業大学/推薦者: 佐々木昌浩)

参加・講演申込

d.lab-VDECデザイナーズフォーラム2025 参加/講演申込ページへ(Google Formに飛びます)

フォーラム参加当日

問い合わせ先

d.lab-VDECデザイナーズフォーラム2025 幹事
mail: designersforum＠vdec.u-tokyo.ac.jp


ページ先頭に戻る