LSI IPの登録ページ

お願い：

以下のフォームの最初の内容を参考し、できるだけ詳しい設計情報をご記入下さい。また、メールアドレス、リンク先などが間違いないようにご注意下さい。

＊がついている項目を必ずご記入下さい。

ご注意：

IPのレイアウト情報及び遅延情報は、VDECとの秘密守秘契約(NDA)を結んでいる方のみに提供して頂けます。必ずVDECよりNDA認証メールをもらってから利用者に以上の情報を提供することをご注意下さい。なお、認証を申請する場合、VDECのアカウント番号とNDAのプロセス種類をご明記下さい。

オーバービュー

IPの公開範囲： 大学のみ　 大学/STARC参加企業　 一般　
＊IPの名前：
＊カテゴリー：
キーワード：
バージョン：
＊主な機能：
データシートのリンク先：
＊IPの種類： Model　Soft　Firm　Hard　
＊ターゲットテクノロジ： ASIC　FPGA　その他　
検証したテクノロジ：
NDAのプロセス種類（必要の場合）： ROHM 0.6um　 ROHM 0.35um　 OnSemi(旧MOT) 1.2um　 HitachiGA 0.35um　 HHS(旧NEL) 0.6um　
コンパティビリティ：
＊IPの提供者：
＊VDECが発行するアカウント：
＊提供するIPの利用： 有料　無料　
提供できる時期：
＊連絡先： Email：
URL：

設計と合成

動作モデルの記述方法：
シミュレーション用記述言語：
合成用記述言語：
合成用スクリプト 合成ツール：
合成用ライブラリ：
合成後のネットリスト フォーマット：
行数：

配置配線

配置配線ツール：
配置配線の制約条件
（フォーマット）		 タイミング：
セルの配置：
ブロックの位置：
ピンの位置：
その他：

シミュレーションと検証

RTLレベル
シミュレーション		 ツールとフォーマット：
テストファイルサイズ：
ネットリストレベル
シミュレーション		 ツールとフォーマット：
テストファイルサイズ：
タイミングアナリシス ツールとフォーマット：
レイアウト抽出 ツール：
テスタビリティ Boundary Scan　　説明
Scan Chain　　説明
BIST Logic　　説明
その他　　説明

設計データの配布許可

動作レベルモデル 言語／フォーマット：
配布：可　不可　
RTLシミュレーション記述 言語／フォーマット：
配布：可　不可　
論理合成用記述 言語／フォーマット：
配布：可　不可　
論理合成用スクリプト 言語／フォーマット：
配布： 可　不可　
合成後ネットリスト 言語／フォーマット：
配布：可　不可　
配置配線用スクリプト 言語／フォーマット：
配布：可　不可　
RTLレベルテストファイル 言語／フォーマット：
配布：可　 不可　
ネットリストレベルテストファイル 言語／フォーマット：
配布：可　 不可　
レイアウトファイル 言語／フォーマット：
配布：可　（VDECとの秘密保持契約(NDA)が必要）不可　
遅延情報 言語／フォーマット：
配布：可　（VDECとの秘密保持契約(NDA)が必要）不可　

ユーザへのサポート

IPのメンテナンス 可　不可　
ユーザへの直接対応 可　不可　
設計修正のサポート 可　不可　
提供するIPの利用実績 有　無　
実績の詳細（ある場合）
提供するIPの特許状況 有　無　
特許の詳細（ある場合）

LSI IPのトップページへ
VDEC Homepage お問い合わせはこちらへ