FPGAとコンパイラによる高性能計算
−ソフトウェアのハードウェア化による超高速化を体験しよう−
High Performance Computing using FPGA and Compiler
2011年10月18日(火), 19日(水) 10:00-17:00
東京大学 武田先端知ビル 1階 VDECセミナー室
セミナー概要
金融工学関係や地質・地震・津波解析関係の分野で、インテル系サーバーマシンと比較して、30倍以上の高速化の実績のある英国Maxeler Technologies社が、FPGAによる計算高速化に関する基本的な考え方とMaxeler社のコンパイラを利用した高速化の実際を学ぶセミナーを開催いたします。
コンパイラを利用して高位記述からFPGAやメモリを意識せずに計算高速化を達成できるようになっており、最終的に自身で高速化を体験できるように構成されています。超高性能計算をターゲットとしており、実アプリケーションをdisk-to-diskの性能比でサーバーマシンと比較して30倍以上高速化できる技術が紹介され、また体験できます。
前提となる知識は、ソフトウェアによる高性能計算の基本と、計算機システムに関する初歩的な知識のみで理解でき、FPGA利用に関する詳細を理解する必要はありません。
ご自身の研究や開発において、飛躍的な計算高速化を目指している方にとって、有意義なセミナーであると考えています。
- 本セミナーでの解説・演習は全て英語で行います
- 大学関係者（学生・教員、VDECユーザでなくても可）だけではなく、企業の技術者の方も参加可能です
参加申込(参加費:無料)
大学/高専の教員・学生(VDECユーザでなくても可)、社会人ともに参加可能です
申し込みは終了しました
アクセス方法
こちらをご
覧ください
プログラム
本セミナーでは、2日間で以下の内容を予定しています。各セッションに割り当てられる時間は、現在、調整中です。
Computing with FPGAs
An introduction to the concept of stream programming with FPGAs
Programming with MaxCompiler
An introduction to the basics of MaxCompiler design
Demonstration
An interactive demonstration of using the tools and acceleration hardware
Acceleration case study
A detailed look at the acceleration process through a recent application. Participants will have their own workstation for lab sessions and will be able run the exercises on Maxeler accelerator hardware.
問合せ先
東京大学 大規模集積システム設計教育研究センター 松本 剛史
住所: 〒113-0032 東京都文京区弥生2-11-16 武田先端知ビル407号室
TEL/FAX: 03-5841-6764
E-mail: matsumoto＠cad.t.u-tokyo.ac.jp (メール送付の際は、＠を半角にしてください)