時間 | 講師 | 内容 | 内容詳細 |
---|---|---|---|
10:00-11:30 | 寺澤 | FPGA実装演習 | SystemVerilogによる FPGA/ディジタル回路設計入門の2章をもとに,SystemVerilogにより記述された回路をFPGAに実装します. |
12:30-15:30 | 小林 | SystemVerilog講義 | SystemVerilogによる組合せ回路,順序回路の記述方法,SystemVerilogによる FPGA/ディジタル回路設計入門の1章,3章,7章の内容を中心に講義をします. |
15:30-18:00 | 寺澤 | Modelsim/Questaを使ったシミュレーション演習 | SystemVerilogによる FPGA/ディジタル回路設計入門の3章のシミュレーションを実施します. |