「DAシンポジウム'98
」参加者募集
設計自動化（DA）技術は，コンピュータ，VLSI
など電子装置の進歩を支える重要技術のひとつとして，多くの成果を生み出して
きましたが，近年の電子装置の大規模・高性能化の進展もまた急であり，技術革
新のニーズも大きく変容しつつある中で，更なるブレークスルーが求められてい
ます． 本シンポジウムではこうしたDAの最新の技術発表と技術動向の討論を目
的としたもので，下記要領で開催いたします．参加ご希望のかたは，期日までに
必要事項を行事申込書に明記のうえお申込みください．
行事Ｎｏ． S-DA98
日 時
平成10年7月16日（木） 13：00〜18：30（受付11：45開始．懇親会19：15〜）
17日（金） 8：20〜18：30（イブニン グ談話会20：00〜22：00）
18日（土） 8：20〜12：10
会 場 遠鉄ホテルエンパイア（浜松市舘山寺町1891）
＊参加申込みの方には，詳細を後日
送付．
主 催 情報処
理学会 設計自動化研究会
参 加 費 正会員：44,000円 研究会登録会員：39,000円
学生：25,000円 非会員：49,000円
（いずれも論文集代，宿泊費，消費税
込）
論文集のみ 5,000円（送料込）
申込方法 本号会告欄または学会ホームページの行事申込書
にてお申込みください．
※参加申込後，やむを得ず参加を取り消される
場合は，6月24日（水）までにお願いします．取り消しの連絡のない場合は，準
備の都合上，参加費を徴収させていただきます．
申込締切 平成10年6月22日（月）
申込／照会先 情報処理学会 シンポジウム係
〒108-0023 東京都港区芝浦 3-16-20 芝浦前川ビル7F
問い合わせ先 sig@jpsj.or.jp Tel(03)5484-3535 Fax(03)5484-3534
申し込み用紙 http://www.ipsj.o
r.jp/cgi-bin/event.cgi?code=S-DA98
スケジュール →詳細プログラム
| 時間 | Ａ会場 | Ｂ会場 |
| 13：00〜13：15 | 開会の挨拶 | ---- |
| 13：15〜14：30 | 招待講演 「ディープ サブミクロン時代の技術課題」 黒田忠広（東芝） | ---- |
| 15：00〜16：30 | 機能・論理シミュレー ション | 自動レイアウト（I） |
| 16：40〜18：30 | パネル討論「システム オンチップの設計手法（仮題）」モデレータ：今井正治（阪大） | ---- |
| 19：15〜 | ||
| 時間 | Ａ会場 | Ｂ会場 |
| 8：20〜9：50 | システム設計（I） | パストランジスタ論理 |
| 10：00〜12：00 | フォーマルベリフィケ ーション | 自動レイアウト（II） |
| 13：00〜14：30 | 招待講演「プロセッサアーキテクチャの動向」富田眞治（京大） | ---- |
| 15：00〜17:00 | ハードウエアエンジン | テスト設計自動化 |
| 17：10〜18：30 | 設計事例（ポスターセ ッション） | ---- |
| 20：00〜22：00 | ||
| 時間 | Ａ会場 | Ｂ会場 |
| 8：20〜9：50 | システム設計（II） | タイミング解析 |
| 10：00〜12:00 | 論理合成 | 低消費電力設計技術 |
| 12：00〜12：10 | 閉会の挨拶 | Ｂ会場 |
＊セッションA：会場A，セッションB：
会場B
◆特別企画
◇招待講演（7月16日（木）13：15〜14：30 セッ ションA-1）
「ディープサブミクロン時代の技術課題」 黒 田忠広（東芝）
◇パネル討論（7月16日（木）16：40〜18：30 セ ッションA-3）
「システムオンチップの設計手法（仮題）」
モデレータ：今井正治（阪大）
◇招待講演（7月17日（金）13：00〜14：30 セッ ションA-6）
「プロセッサアーキテクチャの動向」 富
田眞治（京大）
○［13：00〜13：15］開会の挨拶
●［13：15〜14：30 ］セッションA-1：招待講演
（1） ディープサブミクロン時代の技術課題
黒田忠広（東芝）
●［15：00〜16：30 ］セッションA-2：機能・論理シミュレーション
（2） コンポーネント論理バスアーキテクチャー に基づくトップダウン コ・シミュレー
ション手法の提案
安田光宏，清尾克彦（三菱電機）
（3） 抵抗分を含む負荷を駆動するCMOS論理回路 の等価モデルとゲート遅延時間の解析
平田昭夫, 近藤友一, 小野寺秀俊,田丸啓吉（京大 ）
（4） 機能回路の高速シミュレーションモデル生 成手法
赤星博輝，若林一敏（NEC），中越優佳（NEC情報
システムズ）
●［15：00〜16：30 ］セッションB-2：自動レイアウト（I）
（5） 高速ULSIフロアプラナを実現するBSG階層化 技術の提案
呉 中林，中武繁寿，梶谷洋司（東工大）
（6） 平面配線可能性検証アルゴリズムの実現
磯 直行，平田富夫（名大）
（7） クラスタとセルの流れに注目したmincutア ルゴリズム
金沢裕治，澁谷利行（富士通研）
●［16：40〜18：30 ］セッションA-3：パネル討論
（8） システムオンチップの設計手法（仮題）
モデレータ：今井正治（阪大）
○［19：15〜 ］懇親会
●［8：20〜9：50］ セッションA-4：システム設計（I）
（9） データパス幅の最適化を目的としたプログ ラムの変数のビット幅の解析手法
山下 源，冨山宏之，井上昭彦
エコー ファジャル，大隈孝憲，安浦寛人（九大）
（10）VLIWプロセッサのためのHW/SW協調設計シス テム PEAS-II
大槻典正，武内良典，今井正治，浜口清治，柏原 敏伸（阪大），引地信之（SRA）
（11）動作周波数を考慮したマイクロ・プロセッ サ設計最適化手法の提案 篠原克也，
大槻典正，武内良典，今井正治（阪大）
●［8：20〜9：50］ セッションB-4：パストランジスタ論理
（12）NMOSおよびCMOS-TGパストランジスタ論理に よる加算器の設計と比較評価
李 副烈，宇田研一郎，瀧 和男（神戸大）
（13）ブール隣接行列に基づくパス・トランジス タ回路の解析と簡単化
高田賢吾，田淵智也，沼 昌宏，平野浩太郎（神 戸大）
（14）パストランジスタ論理のスタティックディ レイ計算
秋田庸平，佐々木靖彦，矢野和男（日立）
●［10：00〜12：00 ］セッションA-5：フォーマルベリフィケーション
（15）out-of-order型パイプラインCPUの機能検証
林 英史，竹中 崇，北道淳司，船曳信生（阪大 ）
（16）整数上のある制約論理式の処理のためのBDD の拡張とそれを用いた回路検証
景山洋行，北道淳司，船曳信生（阪大）
（17）形式的検証ツールBINGOの実設計適用
桑村慎哉（富士通研），高山浩一郎（米国富 士通研）
（18）CPUの高位設計の自動検証システムの作成と 学生実験への適用
北浜優子，北嶋 暁，岡野浩三，東野輝夫，
谷口健一（阪大）
●［10：00〜12：00 ］セッションB-5：自動レイアウト（II）
（19）配線幅調整とバッファ挿入を考慮したタイ ミングドリブン概略配線の一手法
出口貴浩，小出哲士，若林真一（広島大）
（20）「アンテナ効果」を低減するASIC設計向け の配線手法
城田博史，定兼利行，寺井正幸，高橋一浩
柴谷 聡，岡崎 芳（三菱電機）
（21）高速CMOS-ASIC向けレイアウト設計手法
遠藤 潔，松本 格（日立ソフト）
徳山弘毅，佐々木哲雄， 伊藤卓司，石井建基 ，檜山 徹（日立）
（22）ゲーテッドクロック設計のためのクロック 配線手法
南 文裕，北原 健，上田俊晃（東芝）
●［13：00〜14：30 ］セッションA-6：招待講演
（23）プロセッサアーキテクチャの動向
富田眞治（京大）
●［15：00〜17:00］ セッションA-7：ハードウエアエンジン
（24）交差手法の動的選択を伴う適応的遺伝的ア ルゴリズムのVLSIによる実現とその評価
若林真一，小出哲士
中山喜勝，八田浩一，後藤睦明，利根直佳（ 広島大）
（25）汎用エンジン・モジュールRMM-Vの開発
橋本匡史，松波夏樹，沼 昌宏，平野浩太郎 （神戸大）
（26）プラスティック・セル アーキテクチャの設 計を支援する機能記述およびシミュレーション方式
永見康一，塩澤恒道，小栗 清（NTT）
（27）動的再構成可能計算機構のためのプラステ ィック・セルアーキテクチャの設計
伊藤秀之，小栗 清，小西隆介，Norbert
Imlig（NTT）
●［15：00〜16:30］ セッションB-7：テスト設計自動化
（28）平衡再収れん構造を考慮したn重整列構造に 基づく最適スキャンFF決定方法
平岡敏洋，細川利典，太田光保（松下電器 ）
（29）コアによって構成されるシステムLSIのテス ト手法
〜テストの効率を考慮したBISTと外部テストの組 み合わせ〜
杉原 真（九大），伊達 博（九州システ ム情報技術研究所）安浦寛人（九大）
（30）On Test Generation and Compaction under a fault model H1SGLF
桑 浚之，篠木 剛，高瀬治彦，林 照峯
（三重大）
●［17：10〜18：30 ］セッションA-8：設計事例（ポスターセッション）
（31）低消費電力パストランジスタ論理SPLを用い た16bit冗長2進乗算器の設計と評価
坂本拡文（広島市立大），宇田研一郎，李 副烈（神戸大）
越智裕之（広島市立大），瀧 和男（神戸 大）
津田孝夫（広島市立大）
（32）VDEC利用者のためのスタンダードセルライ ブラリ
ジャマルエディン・カレッド，塩見謙太郎，沖 野晃一（九大）
川崎隆一（早大），安浦寛人（九大）
（33）プログラム制御可能な低消費電力プロセッ サ
石原 亨，安浦寛人（九大）
（34）VDECを利用したニューロンMOS回路の試作
廣瀬 啓，安浦寛人（九大）
（35）汎用信号処理プロセサの試作
森藤孝文，武内良典，今井正治
（阪大）
○［20：00〜22：00］イブニング談話会
●［8：20〜9：50］ セッションA-9：システム設計（II）
（36）ハードウェアコンパイラBachにおけるスレ ッド間通信の高速化
桜井涼二，山田晃久，藤本徹哉，神戸尚志 （シャープ）
（37）ハードウェアコンパイラBachの通信用回路 設計への適用
高橋瑞樹，山田晃久，藤本徹哉，神戸尚志 （シャープ）
（38）FHM を用いた信号処理モジュール設計最適 化の提案
繁原英一郎, 森藤孝文, 武内良典,
今井正治（阪大）
●［8：20〜9：50］ セッションB-9：タイミング解析
（39）システム・オン・チップ時代のスタティッ クタイミング解析手法
吉田泰一，金子信之，黒橋 学
山本孝司，津口公一（NECソフトウェア北陸 ）
桑原教雄，長谷川拓己，山本美由紀（NEC）
（40）ゲートレベルの遅延挿入による準同期式回 路のクロック周期の最小化
依田友幸，高橋篤司，梶谷洋司（東工大）
（41）大規模ハードマクロの特性抽出システム
中島 隆（日立）
●［10：00〜12:00］ セッションA-10：論理合成
（42）最適解を保証するリソースバインディング 手法
中本真児，戸川 望，柳澤政生，大附辰夫 （早大）
（43）非冗長積和形生成とその因数分解による論理関 数のsimple disjunctive decompositionの抽出
湊 真一（NTT），Giovanni De Micheli（Stanford Univ.）
（44）ブロック出力情報の傾斜配分によるFPGA回 路最小化手法
幸田武範，上林彌彦（京大）
（45）拡張許容関数集合を用いた回路変形
田中克典，熊沢雅之，幸田武範，上林弥彦
（京大）
●［10：00〜12:00］ セッションB-10：低消費電力設計技術
（46）グリッチの削減を考慮したゲート寸法最適 化による消費電力削減手法
橋本昌宜，小野寺秀俊，田丸啓吉（京大）
（47）コマンド言語をもつ集積回路統計解析CADの 開発
藤田智弘，小野寺秀俊，田丸啓吉（京大）
（48）ディープ・サブミクロン技術を考慮した VLSIの消費電力見積もり手法の提案
木村 勉（豊田高専），武内良典，今井正治 （阪大）
（49）可変電圧プロセッサを用いた低消費電力化 手法と基本定理
石原 亨，安浦寛人（九大）
○［12：00〜12：10］閉会の挨拶