第 2 回 IEEE SSCS Japan Chapter VDEC Design Award


2012/8/26 の VDEC デザイナーズフォーラムにて IEEE SSCS Japan Chapter VDEC Design Award 受賞者が決定

 広島大学 

十河健太

「低位相雑音・低ジッタ位相同期ループ回路の開発」 


最終選考に残った 5 名には VDEC デザインアワードを授与しました。

 慶応義塾大学 

伊澤麻衣 

「超低電力アクセラレータCMA-2」 

 京都大学 

イスラムマフズル 

「P/Nばらつきモニタを用いたチップ間およびチップ内ばらつきの自律補償回路」 

 広島大学 

佐々木静龍 

「低消費電力なディジタル並列型最小マンハッタン距離検索連想メモリ」 

 東京大学 

Ben Devlin 

「Self Synchronous Systems for High Performance, Robust, and Energy Minimum Operation」 

 奈良先端科学技術大学 

若間範充 

「65nm標準CMOSプロセスによるメタルナノ構造を用いた偏光分析CMOSイメージセンサ」 


授賞式の様子
 

応募は こちらから行いました。
VLSI Design and Education Center (VDEC) / The University of Tokyo
このページに関する質問は nakura@vdec.u-tokyo.ac.jp までお願いします