### SEUとMCU、SETパルス幅を同時に測定可能なソフトエラー評価回路

推薦者: 京都大学大学院 情報学研究科 小野寺秀俊

Email: onodera@i.kyoto-u.ac.jp, TEL: 075-753-5314 学生氏名: 古田 潤

概要 近年 LSI の微細化によりソフトエラーによる信頼性の低下が問題となっている。本稿ではフリップ フロップの SEU(Single Event Upset) と MCU(Multiple Cell Upset)の発生率と、バッファチェインにお ける SET パルスのパルス幅を同時に測定可能な回路構造を提案する。提案回路に白色中性子ビームを照射 することで加速試験を行い、SEU と MCU の発生率、SET パルス幅を測定し、ソフトエラーが信頼性に与 える影響を定量的に測定した。その結果、MCU 発生率は SEU の約 8%程度であり、三重化フリップフロッ プのエラー耐性を通常のフリップフロップの 12 倍程度に低下させることが分かった。SET パルス幅はパル ス幅が小さいほど発生率が高く、タップセルを密に配置することで SET パルス幅を低減できることが判明 した。

### 1 はじめに

プロセスの微細化に伴い LSI の信頼性は悪化 し、ソフトエラーに代表される一過性のエラーや、 NBTI(Negative Bias Temperature Instability) に代 表される経年劣化による LSI の誤動作が問題となり つつある。一過性のエラーを引き起こすソフトエラー は粒子線が LSI 基板に衝突する事で生じる。粒子線 の衝突により電子正孔対が生じ、その内の少数キャリ アがドリフトや拡散によってトランジスタのドレイ ン領域に集められる。それによりトランジスタのドレイ ン領域に集められる。それによりトランジスタの出力 が反転し、LSI が一時的に誤動作する。ソフトエラー は 1 つの記憶素子のデータを反転する SEU (Single Event Upset)、複数の記憶素子のデータを反転する MCU(Multiple Cell Upset)、論理回路の出力に一過 性のパルスを発生する SET(Single Event Transient) の 3 つに分類される。

ソフトエラー率の測定には粒子線をチップに照射 する加速試験が一般的に用いられる。SRAM におけ る SEU、MCU 発生率の測定結果は非常に多く報告 されている。一方、フリップフロップにおける SEU と MCU 発生率、組み合わせ回路の SET パルスの測 定結果は少なく、特に MCU 発生率に関しては全く 報告されていない。また SET パルスの測定結果では パルス幅の測定精度に関して問題があることが指摘 されており、正確なパルス幅測定が求められている。

本稿ではバッファで生じた SET のパルス幅分布 を高い精度で測定すると同時にフリップフロップの SEU、MCU 発生率も測定可能な新しい回路構造を 提案する。大阪大学核物理研究センターの白色中性 子ビームを用いた加速試験によるソフトエラーの測 定結果について報告し、SEU と MCU、SET が FF のエラー率に与える影響を定量的に示す。

## 2 ソフトエラー評価回路

### 2.1 従来回路と提案回路の概要

FF での SEU の測定には一般的にシフトレジスタ 構造が用いられる[1,2]。粒子線照射中はクロック信 号を High または Low に固定することで FF のデー タを保持し、照射後にクロック信号を適用すること で SEU の発生した FF を取得することができる。-方でSETパルス幅の測定回路では図1の上のように インバータ等の論理ゲートのチェイン出構成される 被測定回路と、パルス幅を測定する回路が直列に接 続された回路が用いられる [3, 4]。しかし SET パル スがチェインを通過する間にそのパルス幅が線形に 変化することが報告されている [5, 6, 7]。SET パルス の発生個所によってチェインの通過段数が変化する ため、SET の発生個所によってチェイン通過による パルス幅の変動量が異なる。測定結果のパルス幅は SET パルスの発生個所に強く依存する結果となり、 従来回路では SET パルス幅が正確に測定できない。

SET パルス幅を正確に測定するために図1下の回路を提案する。提案回路では被測定回路であるバッファチェインに平行して測定回路を接続している。従来回路の問題点であるチェイン通過によるパルス幅の変動をSETパルスの測定に用いており、SETパルスのパルス幅がバッファチェイン通過によって線形減少するように設計している。SETが消滅するまでに通過するバッファ段数がパルス幅に比例するため、通過した段数を測定することでパルス幅が測定できる。測定回路はフリップフロップで構成されており、SETパルスが通過したバッファ段数を測定してSETパルス幅を測定するだけでなく、フリップフロップで生じるSEUやMCUも同時に測定可能である。



図 1: 従来の SET パルス幅測定回路 [3]。

### 2.2 チェイン通過によるパルス幅変動現象

図 2 に示すようにバッファチェイン通過によるパ ルス幅の変動  $\Delta W$  は立ち下がり遅延時間  $d_{\text{fall}}$  と立 ち上がり遅延時間  $d_{\text{rise}}$  の違いによって生じる。バッ ファ1 段当たりの  $d_{\text{fall}}$  と  $d_{\text{rise}}$  は以下のように近似で きる。

$$d_{\rm fall} \approx k \left( \frac{C_{\rm g}}{0.5g_{\rm mp}} + \frac{0.5C_{\rm g}}{g_{\rm mn}} \right)$$
 (1)

$$d_{\rm rise} \approx k \left( \frac{C_{\rm g}}{0.5g_{\rm mn}} + \frac{0.5C_{\rm g}}{g_{\rm mp}} \right)$$
 (2)

 $g_{mp}, g_{mn}$ はそれぞれ pMOS と nMOS のトランスコ ンダクタンスであり、 $C_g$ は駆動力 1x インバータの ゲート容量である。式 (1) と式 (2) により  $\Delta W$  は式 (3) のように計算できる。

$$\Delta W = d_{\text{fall}} - d_{\text{rise}} = \frac{3}{2}kC_{\text{g}}\left(\frac{1}{g_{\text{mp}}} - \frac{1}{g_{\text{mn}}}\right)(3)$$

チェイン通過によるパルス幅の変動は pMOS と nMOS のトランスコンダクタンスの差によって決定 される。よってバッファの pMOS と nMOS のサイズ 比を変更することで1段当たりのパルス幅の変動量 を調節することができる。

### 2.3 提案ソフトエラー評価回路

提案ソフトエラー測定回路の回路構造を図3に示 す。測定回路にはシフトレジスタ構造を用い、各バッ ファの出力をフリップフロップのクロック入力に接 続している。SETパルスがバッファチェインで生じ ると、SETが生じたバッファ以降のFFはSETパル スによって値がシフトする。生じたSETパルスはパ



図 2: チェイン通過によるパルス幅変動。



図 3: 提案する SET パルス幅測定回路。

ルス幅縮小現象によって線形減少するため、生じた SET パルスの幅によってシフトするFFの個数が決 定される。図4に示すような縦縞模様にFFの保持 データを初期化すると、SET パルスによってシフト したFFの個数は容易に判定可能であるため、提案 回路によってSET パルス幅を高い精度で測定する事 が可能となる。測定回路はシフトレジスタ構造であ るため、SEUとMCUも同時に測定することができ る。バッファチェイン上のSET パルスがSEUと同時 に生じた場合でも、SET パルスはFFの保持データ を書き換えずにシフトさせるだけであるため、SEU が消滅することがなく、SET とSEUの両方を測定 できる。

以下に提案回路の特徴をまとめる。

- パルス幅伸縮現象による測定結果の誤差がなく、 高精度な測定が可能。
- 遅延時間ではなく、パルス幅縮小現象を用いて パルス幅を測定するため、1ps以下の測定分解 能が実現可能。
- 測定分解能をフリップフロップの初期化方法に よって任意の値に変更できる。
- 4. 10ns を越える SET パルスも測定が可能である ため、実測による分解能の評価が容易。
- 5. SET パルス幅と同時にフリップフロップでの SEU、MCU 発生率も測定。

提案回路の欠点として回路の面積が大きいことが挙 げられるが、提案回路ではフリップフロップのSEU、



図 4: SET パルス幅測定のための初期化例。



図 5: 試作したチップの顕微鏡写真。

MCU 発生率も同時に測定できるため、SET の測定 回路と SEU の測定回路を別々に試作するより面積が 小さくなる。また測定分解能は低下するが、フリッ プフロップの挿入間隔をバッファ1 段から複数段ごと に変更することで面積を抑えることができる。

# 加速試験によるソフトエラー率 の評価方法

加速試験を用いてソフトエラーを実測するために 図 5 に示すチップを試作した。設計には e-shuttle の 65 nm プロセスを用いた。2.1 mm×4.2 mm のツイ ンウェル構造のチップの 1.3 mm×1.1 mm の領域に、 161,000 個の FF とバッファによって構成された提案 回路を試作した。図 5 に示したようにチップ上部と下 部でタップセルの挿入間隔が異なり、上部 84,000 段 では 28 µm ごとにタップセルを挿入し、下部 77,000 段では 5 µm ごとに挿入した。FF には図 6 に示す構 造を使用した。クロック信号が High の場合ではマス ターラッチがデータを保持し、Low の場合ではスレ イプラッチが保持する構造となっている。



図 6: FF の構造。



図 7: 中性子のエネルギースペクトル。

ソフトエラー率の評価は大阪大学の核物理研究センターの白色中性子ビームをチップに照射する加速 試験を用いて行った。加速係数は約3.7×10<sup>8</sup>である。 図7に白色中性子ビームと地上における中性子のエネルギースペクトルを示す。白色中性子ビームは地 上でのエネルギー分布とほぼ同一の分布を持つこと が分かる。

測定には短時間でより多くの測定を行うために、5 段積層した DUT ボードを用いて 18 チップ同時に測 定を行った。測定時には FF の保持データを 5 分ご とに読み出して測定結果を得た。全ての FF は 20bit の縦縞模様になるように、各行の FF の保持データ を 20 段ごとに変更して初期化した。40 段以上の FF をシフト可能なパルス幅の SET パルスは、High と Low の境界が 2 個所以上連続してずらすため、SEU との区別が可能となる。

### 4 ソフトエラー率の測定結果

### 4.1 バッファチェインにおけるパルス幅縮 小現象の測定結果

加速試験による SET パルス幅分布測定結果を示す 前に、バッファチェインにおけるパルス幅の縮小現 象によるパルスの増減量を測定し、提案する SET パ



図 8: バッファチェインにおけるパルス幅縮小現象の 測定結果。

ルス幅測定回路の測定分解能を評価した結果につい て示す。評価方法は以下に示す方法で行った。

- 全ての FF を縦縞模様になるように各行の FF の 保持データを20段ごとに変更して初期化する。
- 図3のCLK\_IN に外部から任意の幅の矩形波を 入力する。
- FF の保持データを読出し、入力したパルスに よって値がシフトした FF の段数を取得する。

この測定により各入力パルス幅が、バッファチェイ ンにおけるパルス幅の縮小現象によって消滅する段 数を実測によって評価できる。

図8に3チップの測定結果を示す。入力パルス幅 とシフトした FF の個数は比例の関係にあり、バッ ファチェインにおけるパルス幅の縮小現象を利用し た図3のSETパルス幅測定回路は正しくSETパル スが測定できると言える。しかしパルス幅の変動量 はチップ毎に傾きが大きく異なり、またタップセル の挿入間隔によっても異なる。1段のバッファを通 過するごとに減少するパルス幅は 0.16-1.0 ps/buffer となった。この縮小両の違いはチップ間ばらつきに よって pMOS と nMOS のトランスコンダクタンス がチップ毎に異なるためと推測される。

#### 各ソフトエラーの発生率 4.2

図 9 に提案回路でソフトエラーを測定した結果の 例を示す。SET によるフリップフロップの反転と、 SEU による反転が容易に区別できることが分かる。 また SEU と MCU、SET の発生率を表 1 に示す。フ リップフロップでも MCU の発生を確認し、その発 生率は SEU の約8% となった。MCU の対策なしで は三重化フリップフロップのソフトエラー耐性は通 常のフリップフロップのわずか13倍程度となる。フ リップフロップでも MCU の対策は必須となると言 える。

### 表 1: フリップフロップの SEU と MCU、バッファ における SET の発生率。単位は [n/Mbit/h]。 MCU

SET

SEU



#### SET パルス幅測定結果 4.3

図 10 に加速試験によって測定した SET パルス幅の 分布を示す。図8から求めたチップ毎の縮小量とSET パルスによってシフトしたフリップフロップの段数 を乗算して求めた。SET パルスが終端の CLK\_OUT まで到達した場合では SET パルス幅が測定不能であ るため、図10では除いている。SET パルスのパルス 幅分布はパルス幅が小さいほど発生率が高く、指数 関数敵に減少していることが分かる。タップセルを 密に配置することでパルス幅の大きいSET パルスが 減少し、350ps 以上の SET パルスの発生数は 22 か ら2と大きく減少している。粒子線の衝突による基 板電位の上昇によって寄生バイポーラが ON となり、 電荷が供給されることで SET パルスのパルス幅が増 加していることが推測される。SET パルスによるエ ラーを低減するためにはタップセル密度を高くする ことが効果的である。

### フリップフロップの SEU、MCU 発 4.4 牛率

保持データの値とクロック信号の値による SEU、 MCU発生率の違いを表2に示す。保持データは図6 のノードQM、QSの値とした。保持データの値によ り大きく SEU の発生数が異なり、MCU に関しては 保持データが0の場合では全く発生していない。SEU の発生数が多いのは QM、QS が1の場合であり、こ の場合ではどちらもトライステートインバータの出 力が1となっている。トライステートインバータは



図 10: SET パルスのパルス幅分布。

表 2: 保持データによる SEU、MCU 発生率の違い。 QM と QS は図 6 のノード電位を示す。

クロック	保持データ	SEU	MCU
		(n/Mb/h)	(n/Mb/h)
CLK = 1	QM = 0	541	88
(Master)	QM = 1	222	0
CLK = 0	QS = 0	493	19
(Slave)	QS = 1	112	0

駆動力が非常に弱いため容易に反転する。一方で反 転した値が駆動力の強いインバータによって即座に トライステートインバータの入力に伝播し、フリッ プフロップが完全に反転するのに必要な時間が短い。 そのため QM、QS が 1 の場合には SEU、MCU が発 生しやすいと推測される。MCU の発生率ではクロッ クによっても大きく異なり、4 倍程度の差がある。フ リップフロップのマスターラッチ間の距離とスレイ ブラッチ間の距離がそれぞれ 0.73 µm、1.06 µm と なっている。スレイブラッチ間の方が離れて配置さ れているため、粒子線の衝突が 2 つのスレイブラッ チに影響を与える確率が低くなり、MCU 発生率が低 下したと推測される。

### 5 まとめ

本稿ではバッファチェインにおけるパルス幅の縮 小現象を利用して SET パルスのパルス幅を測定し、 かつフリップフロップの SEU と MCU 発生率も同時 に測定可能なソフトエラー評価回路を提案した。従 来回路ではチェイン通過によるパルス幅の変動によっ て測定精度が低下していたが、提案回路ではパルス 幅の変動を測定に利用することで 1ps 以下の構文皆 納を実現した。

提案回路に白色中性子ビームを照射する加速試験

を用いて、SEU と SET の発生率と SET パルス幅の 測定を行った。SET パルスはパルス幅が小さいほど 発生率が高く、パルス幅が増加に伴い指数関数で発 生率が減少する結果となった。タップセルを密に配 置することで SET パルス幅を低減でき、350 ps 以 上のパルス幅の SET は 22 から 2 と約 9%となった。 また MCU 発生率は SEU の約 8%程度であり、三重 化フリップフロップのエラー耐性を通常のフリップ フロップの 12 倍程度に低下させることが分かった。 三重化フリップフロップのような冗長化回路を設計 する場合では MCU を考慮した設計が重要となる。

### 6 謝辞

本研究の一部は、経済産業省から STARC に委託 された「次世代回路アーキテクチャ技術開発事業」に より実施した。チップ試作は東京大学大規模集積シ ステム設計教育研究センターを通し 株式会社半導体 理工学研究センター、(株) イー・シャトルおよび富 士通株式会社の協力で行われた。

### 発表文献

- [1] J. Furuta et al., *IRPS2011*, 2011/04.
- [2] J. Furuta et al., ASP-DAC2011, 2011/01.
- [3] 古田 潤 他, DA シンポジウム, 2010/09.
- [4] J. Furuta et al., *SELSE6*, 2010/03.

### 参考文献

- T. Heijmen et. al. In *IEEE International Reliability Physics Symposium Proceedings*, pp. 204 -211, march 2006.
- [2] H. Fukui et. al. In Symposium on VLSI Technology, pp. 222 – 223, 14-16 2005.
- B. Narasimham et. al. *IEEE Transactions on Device and Materials Reliability*, Vol. 9, No. 2, pp. 325 –333, june 2009.
- [4] Y. Yanagawa et. al. IEEE Transactions on Nuclear Science, Vol. 53, No. 6, pp. 3575 –3578, dec. 2006.
- [5] V. Ferlet-Cavrois et. al. *IEEE Transactions on Nuclear Science*, Vol. 54, No. 6, pp. 2338–2346, dec. 2007.
- [6] M.J. Gadlage et. al. IEEE Transactions on Device and Materials Reliability, Vol. 10, No. 1, pp. 157-163, march 2010.
- [7] L.W. Massengill et. al. *IEEE Transactions on Nuclear Science*, Vol. 55, No. 6, pp. 2861–2871, dec. 2008.