毎年好評の IEEE SSCS Japan Chapter d.lab-VDEC Design Award ですが、今年も引き続き継続いたします。
[内容] VDEC CAD を利用して試作したチップの中から特に優秀なチップを設計した設計者を選定し、
年間での最優秀者を「IEEE SSCS Japan Chapter d.lab-VDEC Design Award」として表彰いたします。
[賞品] 1 万円
| 応募締切: | 2022 年 7 月 15 日 18:00 |
| 応募資格: | 主に大学教員による推薦。被推薦者は 2022 年 3 月 31 日もしくは応募時点でフルタイムの学生であること。 |
| 推薦者は学生を何人推薦しても構わない。チームで設計した場合であっても、担当ブロックを明確にして | |
| 個別に推薦してください。内容の既発表/未発表は問いません。 | |
| 「d.lab-VDEC CAD を利用して」設計した内容であること (TSMC 等を使った試作でも OK)。 | |
| 形式: | A4 で 1 ページ。pdf 形式。 |
| 記入例 と TeX ファイル | |
| 選考委員: | VDEC 協力教員 |
| 選考方式: | 1 次選考 -- 選考委員で 20 〜 30 件程度の候補を選択。(6月中に発表予定) |
| 2 次選考 ＆ 最終選考 -- 8月もしくは9月に開催予定の d.lab-VDEC デザイナーズフォーラムにてポスター発表 ＆ 口頭発表し、 | |
| 参加者全員および選考委員による重み付き投票により受賞者を決定。ただし、今年は新型コロナの影響があるため、開催や行い方が未定です。 | |
| 表彰: | VDEC デザイナーズフォーラムにて表彰。賞金 (3 万円程度)、賞品 (ローム 0.18um 無料試作権) 有り。 |
| 注意事項: | 印刷物は配布しませんが、NDA を結ばずに公開会場で行います。既発表扱いになる可能性がありますのでご注意ください。 |
| 共催: | 公益財団法人 電気電子情報学術振興財団 |
| 東京大学 d.lab-VDEC |