2026年 9月15日
10:00 - 17:00
|
Siemens Calibre 講習会（申込締切: 9月1日午前10時）
- 講師：Siemens社より派遣
- 概要：Calibre は、業界標準のディープサブミクロンプロセスに対応した物理検証ツールです。
今回のセミナーでは、レイアウト検証フローにおいてSiemens EDA が提供する Calibre を効果的に使用し、DRC, LVS 検証の方法と操作を学びます。
特にCalibre Interactive を使っての検証の起動と Calibre RVE を用いてのデバッグ手法に焦点をおきます。
レイアウト表示にはCalibre DESIGNrev ビューワを使用します。
レクチャーには Microsoft Teams を使用します。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします
- 受講対象者：レアイアウト設計者の方。
- ツールバージョン： Calibre 2024.1．
|
オンライン
|
受付中
|
2026年 9月17日
10:00 - 17:00
|
Cadence Virtuoso Analog Design Environment (ADE) 講習会（申込締切: 9月2日午前10時）
- 講師：Cadence社より派遣
- 概要：本コースでは、Cadenceのアナログ設計環境ツール、Virtuoso ADE Explorerを使用して基本的な解析の設定、シミュレーションの実行について学習します。併せて、シミュレーション結果の波形表示ツール、Virtuoso Visualization and Analysis XL（Virtuoso VA）の基本的な使用方法と、コーナーシミュレーション、モンテカルロシミュレーションについてもご紹介します。
※この講習の後に「Cadence Virtuoso Schematic Editor（1日間）」のご受講をお勧め致します。
※講義を中心として行いますが、実習の手順の紹介 or デモを含む予定です。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします
- 受講対象者：Cadence Virtuoso Schematic Editorの知識をお持ちの方。または、「Cadence Virtuoso Schematic Editor（1日間）」を受講予定の方。
主にアナログ設計者、UNIX・GNU/Linux 環境の基礎知識をお持ちの方、X Window環境の基礎知識をお持ちの方。
回路設計または回路設計CADに従事されている方。
- ツールバージョン：Spectre 19.1 ISR5以上, IC6.1.8 ISR10 以上
|
オンライン
|
受付中
|
2026年 9月18日
10:00 - 17:00
|
Cadence Innovus Digital Implementation System 講習会（申込締切: 9月4日午前10時）
- 講師：Cadence社より派遣
- 概要：本コースでは、Cadence Innovus Implementation Systemを使用した基本的なデジタル配置配線設計フローを学習頂きます。
Innovusの起動から、フロアプランニング、自動配置配線、タイミングやパワー等の最適化およびその解析、検証について学習します。また、Innovusのデータベースアクセスの概要説明も行います。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします。録画、講習会資料の二次配布は禁止
- 受講対象者：Cadence Innovusを初めて使われる方、スタンダードセルベース自動配置配線によるレイアウト設計者
- ツールバージョン：INNOVUS251(INVS25.12-s079_1)
- 使用ライセンス(名称):
INVS100(Innovus Implementation System)
|
オンライン
|
受付中
|
2026年 9月24日
10:00 - 17:00
|
Cadence Virtuoso Layout Editor 講習会（申込締切: 9月9日午前10時）
- 講師：Cadence社より派遣
- 概要：本コースでは、Virtuoso Layout L/XLの幾つかの基本機能とLayoutの作成方法について紹介します。 デザインを管理するための Library Managerの使用方法、バインドキーの確認・設定方法や レイアウトを編集する上で必須となるコマンドやAssistantウィンドウ/Workspace機能や 図形を編集するコマンド等をメインとしてご紹介します。 Display及び Editor Optionsフォームにあるオプションをご説明し、デザインルールを考慮しながら図形の編集が行えるDRD機能を紹介します。 また、VLS-XL環境における回路図からのレイアウトデバイスの生成、配置、配線といった設計作業を自動化する幾つかの機能を紹介します。また、Virtuoso Studio(IC 25.1)の概要説明も行います。
※講義を中心として行いますが、実習の手順の紹介 or デモを含む予定です。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします
- 受講対象者：主にアナログレイアウト設計者、UNIX / LINUX の基礎知識をお持ちの方、X-Window環境の基礎知識をお持ちの方。
- ツールバージョン：IC25.1 ISR6
|
オンライン
|
受付中
|
2026年 9月25日
10:00 - 17:00
|
Cadence Virtuoso Schematic Editor 講習会（申込締切: 9月10日午前10時）
- 講師：Cadence社より派遣
- 概要：本コースではVirtuoso Schematic Editor L、Virtuoso Schematic Editor XLを使用したschematic、symbolの作成方法をご紹介します。インスタンスの配置や、回路図の配線、階層構造について説明し、Schematic Editorで使用するバインドキー、アシスタントおよびワークスペースについてもご紹介します。また、作成した回路図からnetlistの作成およびシミュレーション環境の設定方法についてもご紹介します。
※講義を中心として行いますが、実習の手順の紹介 or デモを含む予定です。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします
- 受講対象者：主にアナログ設計者、UNIX / LINUX の基礎知識をお持ちの方、X-Window環境の基礎知識をお持ちの方。
- ツールバージョン：IC23.1 ISR2, Spectre23.1 ISR1
|
オンライン
|
受付中
|
2026年 9月28日
10:00 - 17:00
|
Synopsys Custom Compiler 講習会（申込締切: 9月11日午前10時）
- 講師：Synopsys社より派遣
- 概要：Synopsys社Custom Compilerを用いてアナログ回路のフロント・エンド、及び、バッグ・エンドの基本的な設計フローについて学びます。
主な内容は以下の通りです。
- Synopsysの先端Analog設計ToolであるCustom Compiler のSchematicEditorを用いた回路図作成とシンボル作成
- Simulation結果を効果的に確認できる GUIであるPrimeWaveとSynopsysのHighPerformance・高精度のSPICE SimulatorであるPrimeSim SPICEを用いた設計環境による回路シミュレーション実行
- Custom Cumpiler Layout Editorを用いた基本的なレイアウト作成
- IC Validatorを用いたDRC(Design Rule Checking)/LVS(Layout Versus Schematic)及びStarRCを用いた寄生RC抽出の実行
- Hierarchy Editorを用いたConfigファイルの作成及びPrimeWaveを用いたPost-layout simulationの実行
なお、各項目で演習予定しており、演習ではLinuxマシンを使用します。
本講習会受講時の注意事項： オンライン受講時は必ず大学・高専から接続していただくようお願いいたします
VDECユーザーおよびWebレーニング登録者限定。オンデマンド版を後日配信予定。複数回閲覧可能。ただし、録画、ビデオファイルおよび資料の二次配布は禁止
- 受講対象者：回路設計に関する基礎知識をお持ちの方。UNIX / LINUX の基礎知識をお持ちの方。
- ツールバージョン： CustomCompiler, PrimeSim, PrimeWave Design Environment, IC Validator, StarRCのW-2024.09-SP1．
|
オンライン
|
受付中
|
