VDEC だより

2026 年
10 月 20 日
第 52 号

- 第 16 回 VDEC デザインアワード受賞者のご報告
- CAD 講習会のご報告
- リフレッシュセミナーのご報告

第 16 回 VDEC デザインアワード受賞者

2026 年 9 月 13,14 日に佐賀県嬉野市で開催した VDEC デザイナーズフォーラムにて VDEC デザインアワード受賞者を決定しました。VDEC を通じて試作したチップの中から特に優秀なチップを設計した設計者を選出し、最優秀者を IEEE SSCS Japan Chapter VDEC Design Award として表彰し、また、VDEC デザインアワード優秀賞 / 奨励賞も授与します。また、チップ試作を伴わなくても参加可能なアイディアコンテスト部門も継続しております。下記が受賞者のリストです。受賞者の皆様おめでとうございます。

IEEE SSCS Japan Chapter VDEC Design Award

東京大学	竹中 理太郎

VDEC デザインアワード優秀賞

東京大学	竹中 理太郎
東京大学	張 浩明
慶應義塾大学	松野 涼也

VDEC デザインアワード奨励賞

東京科学大学	黄 新博
大阪大学	馬崎 武雄

VDEC デザインアワード　ファイナリスト

東京科学大学	福田 崚人
九州大学	孫 世元
奈良先端科学技術大学院大学	大原 千躍
東京科学大学	鄧 雨濤
立命館大学	松原 一樹
岡山大学	李 佳翼
岡山大学	寺本 祥汰

VDEC デザインアワード　アイディアコンテスト部門　嘱望賞

東北大学	小武 右京
静岡大学	奥山 智弘
九州工業大学	ジョーンス 智郎
立命館大学	大野 莉央

第 16 回 VDEC デザインアワード受賞者

デザイナーズフォーラムの様子



IEEE SSCS Japan Chapter VDEC Design Award



竹中 理太郎

VDEC デザインアワード優秀賞



張 浩明



松野 涼也

VDEC デザインアワード奨励賞



黄 新博



馬崎 武雄

CAD 講習会のご報告

令和 8 年度第 1 回 CAD 講習会を 9 月に実施いたしました。今回もたくさんの VDEC ユーザーの皆様に参加いただきました。これらの講習会が皆様が CAD ツールを十分に活用するための手助けとなれば幸いです。

コース名	参加人数
Siemens: Calibre	25
Cadence: Virtuoso ADE	34
Cadence: Innovus	16
Cadence: Virtuoso Layout Editor	29
Cadence: Virtuoso Schematic Editor	18
Synopsys: Custom Compiler	6

リフレッシュセミナーのご報告

今年度もリフレッシュセミナーを実施いたしました。参加者の皆様が VLSI 設計に関する基礎と最新の知識・技術を習得する手助けとなれていれば幸いです。開催にご協力いただいた先生方には感謝を申し上げます。

コース名
アナログ集積回路設計と演習
ハードウエアエミュレータを用いた検証
SystemVerilog を用いた FPGA 設計講習会 (初級者向け)
SystemVerilog を用いた FPGA 設計講習会 (中級者向け)
Agile-X 環境での設計講習会
d.lab-VDEC 環境でのデジタル設計講習会
d.lab-VDEC 環境でのトランジスタレベル設計
MEMS 設計演習コース
MEMS 設計試作コース
Agile-X 環境での組立・評価講習会