平成１６年度第１回VDEC CAD講習会のご案内
新着情報
本年度第1回のCADツールトレーニングでは，昨年度までと同様に各CADツールベンダーのトレーナの方々にVDECサブセンターにお越ししていただいて，VDECで利用できるCADツールの操作方法等をトレーニングしていただくものです．
本講習会は，VDEC CADユーザでかつLSI設計に関する基礎知識があれば設計経験の有無は問いませんので，奮ってご参加下さいますよう御願いします．尚，ご不明な点がございましたらお手数ですがCADセミナー担当
畠中(hatanaka@vdec.u-tokyo.ac.jp)までご連絡ください．
2004年 7/26(月)〜7/27(火)
7/26(月) 13:00-17:00
7/27(火) 10:00-17:00
2004年 8/24(火)〜8/25(水)
10:00 - 17:00
2004年 8/26(木)〜8/27(金)
10:00 - 17:00
2004年 8/31(火)〜9/1(水)
10:00 - 17:00
2004年 9/2(木)〜9/3(金)
10:00 - 17:00
2004年 9/6(月)
10:00 - 17:00
2004年 9/7(火)
10:00 - 17:00
2004年 9/8(水)
10:00 - 17:00
2004年 9/9(木)
10:00 - 17:00
2004年 9/10(金)
10:00 - 17:00
2004年 9/16(木)〜9/17(金)
10:00 - 17:00
2004年 9/21(火)〜9/22(水)
10:00 - 17:00
2004年 9/15(水)
10:00 - 17:00
開催日程 2004年 7/26(月)〜7/27(火)
7/26(月) 13:00-17:00 7/27(火) 10:00-17:00開催地 東京大学工学部10号館4階セミナー室(PC室) 定員 ４０名 受講対象 ・ FPGAの設計経験のある方
・ Cプログラミングに関して基礎知識のある方
・ 基本的なマイクロプロセッサの経験、PowerPCおよびMicroBlazeシステムに関する基礎知識のある方
・ CPUの基礎知識のある方
・ VHDLまたはVerilog言語の基礎知識のある方講習内容 ・ エンベデッドシステムの開発、デバッグ、シミュレーション
・ EDKで使用するツールの理解
・ EDKにおけるハードウェアとソフトウェアフローの理解
・ EDKに含まれるIPの理解と追加情報の入手方法
・ ハードウェアおよびソフトウェアのシミュレーション環境の理解
・ EDKへのカスタムKPの追加
・ 詳細はこちらを参照下さい。 (価格が明記されておりますが、今回の講習は無料です。)
開催日程 2004年 8/24(火)〜8/25(水) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 概要 論理合成ツール Design Compiler を用いて、合成条件の設定、結果の解析、階層設計を行う場合のストラテジなどを学習 受講対象 ・ 論理設計の経験があり，VHDLまたはVerilog-HDLの基礎知識を有する方を対象 講習内容 ・ 回路合成・解析ツールの基本操作
・ クロック・設計制約の設定
・ 階層コンパイル
・ 最適化
開催日程 2004年 8/26(木)〜8/27(金) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名
講師 マグマデザイン株式会社より派遣 概要 ネットリスト入力によるMAGMAフローによる配置配線、ノイズ解析。 受講対象 自動配置配線、タイミング解析の知識をお持ちの方 講習内容
- BlastFusion
MAGMAフローの説明（Logical Effortの概要を含む）
ツールの概要説明と基本操作
ライブラリとデザイン（ネットリスト）の入力
STAとタイミング制約
フロアプランの方法
クロック、詳細配線、DRCの説明
LAB（実習）- BlastNoise
クロストーク・ノイズ・ディレイ
セルEM/ワイヤーEM
LAB（実習）
開催日程 2004年 8/31(火)〜9/1(水) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Synopsys社より派遣
Milkyway講習会 2004年 8/31(火)
概要 Milkywayでの配置配線用ライブラリやデザインのセットアップ 受講対象 IC 設計の基礎知識を有する方を対象 講習内容 ・ データ準備について（Milkyway)
・ ツールを起動させるためのシステム環境
・ 必要なデータファイル
・ 配置配線用セルライブラリデータ作成方法
・ その他の編集コマンド（LEQ,EEQ,Cell Type)
・ 実習
Astro講習会 2004年 9/1(水)
概要 自動配置配線コアツールApolloのアップグレードAstroのデザインフローと各フェーズでの機能を講義と実習を通して習得する 受講対象 Apolloツールの経験者に限定 講習内容 ・ Astroの概要
・ Astroタイミング最適化レイアウトフロー
・ 各入力データ（ネットリスト、タイミング制約）
・ タイミング制約のロードとオプション設定
・ 簡易的なフロアプラン機能（マクロ配置、パッド配置、コア領域）
・ Pre-Place(簡易配置）
・ In-Place（配置）
・ Clock Treeの合成
・ タイミングとスキュー解析
・ Post-Place（配置の改善）
・ CTO クロックの改善
・ クロストークオプションの設定
・ 自動配線と配線後の改善
・ 配線DRCエラーの手動によるクリーンアップとシールド配線
・ ECO処理
・ DRC/LVSチェック
・ データ出力
・ 実習
開催日程 2004年 9/2(木)〜9/3(金) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名
講師 Synopsys社より派遣 概要 HSPICE の基本的な機能と回路記述方法をベースに、演習問題を通じてHSPICE の操作方法と、シミュレーション統合環境 CosmosSE を用いたシミュレーション・フローを学習 受講対象 電子回路に関する基礎知識を有する方を対象 講習内容 ・ Hspiceの概要（Hspiceシミュレーションの位置づけとネットリスト概要）
・ 独立電源モデルの記述（記述例の説明）
・ 素子モデルの記述（受動/能動素子，伝送線路の記述例およびその説明）
・ 解析設定（主な解析タイプの記述例およびその説明）
・ Hspice の実行方法（ネットリスト規約やライセンスの説明，実行方法の説明）
・ CosmosSE による回路図エントリー、Hspiceの解析コントロールおよび波形解析方法の説明）
・ ネットリスト構造（サブサーキット、外部ファイル指定による入力ネットリストの階層化の説明）
・ 出力コマンドの設定（print, probe記述 等の説明）
・ オプション設定（一般制御、解析制御の説明）
・ その他の解析オプション（Measure，繰り返し解析，統計解析，最適化の説明）
・ その他の使用法（パラメータ設定，モデルセレクタ等の説明）
・ 解析方法と非収束問題（基本的な解析アルゴリズムと収束の原理を説明）
開催日程 2004年 9/6(月) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Cadence社より派遣 概要 Composer デザインエントリ、Verilog シミュレーション I/F、 の理解を目的とし、基本操作方法の学習を行います。 受講対象 ・ vi エディタを使用出来る方、UNIX の基本知識をお持ちの方。 講習内容 ・ DFW-II 環境の使用方法
・ デザインの作成
・ スケマチック・シンボルの作成
・ バスとマルチシートスケマチック
・ シミュレーション準備
・ Verilog-I/F を使用したシミュレーション
・ ユーザカスタマイゼーション
開催日程 2004年 9/7(月) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Cadence社より派遣 概要 Layout Editorの使用方法、Pcell (Parameterized Cell) の概念と作成方法、Stream変換を学習します。 受講対象 ・ UNIXの基礎知識をお持ちの方
・ X-Window環境の基礎知識をお持ちの方
・ マスク・パターン設計者の方講習内容 ・ Layout Editorの環境
・ Display Resource File (display.drf)の使用方法
・ テクノロジー・ファイルの記述方法
・ Layout Editorの描画、編集コマンド
・ Parameterized Cellの概念
・ Parameterized Cellの作成方法
・ Stream変換方法
開催日程 2004年 9/8(水) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Cadence社より派遣 概要 Encounter Platformの使用方法について学習します。 受講対象 ・ UNIX の基礎知識をお持ちの方、X-Window 環境の基礎知識をお持ちの方、回路設計者の方 講習内容 ・ 未定
開催日程 2004年 9/9(木) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Cadence社より派遣 概要 DRCの実行方法とデバッグ方法について学習します。 受講対象 ・ UNIX の基礎知識をお持ちの方
・ レイアウト設計の経験、知識を有する方
・ 物理検証に関する基礎的な経験、知識を有する方講習内容 ・ コマンドファイルの作成
・ 接続情報の抽出
・ デバイス認識
・ レイアウトのパラメータ抽出
・ 寄生デバイスの抽出
・ InQueryの使用方法
・ DRC（ルールファイル作成）
・ ERC（デバイス定義、接続性定義）
・ LVS（ネットリスト作成、複雑なエラーの解析）
・ Extraction（デバイスの定義、ネットの接続）
・ LPE（寄生デバイスの定義、概要）
・ PRE（寄生抵抗の抽出）
開催日程 2004年 9/10(木) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Cadence社より派遣 概要 Verilog HDL を使用した回路の構造記述、動作記述の基礎と、NC-Verilog の実行方法を学習します 受講対象 UNIX の基礎知識をお持ちの方、論理回路設計、または論理設計 CAD に従事されている方 講習内容 ・ Verilog HDLの基本文法と構成
・ ゲートレベル・シミュレーション
・ ライブラリ・サーチ
・ バック・アノテーション等
開催日程 2004年 9/16(木)〜9/17(金)
10:00 - 17:00開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Synopsys社より派遣 受講対象 C/C++に関してある程度の知識を有する方 講習内容 ・ SystemCの概要
・ SystemCの基本文法
・ System Studioの概要
・ SystemCによるモデリング
・ シミュレーションの設定と制御
・ トランザクションモデルの概念
・ トランザクションモデルの作成
・ SystemCモニタ
・ SystemC - HDL CoSimulation
・ 実習
開催日程 2004年 9/21(火)〜9/22(水) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名
Calibre DRC/LVS 講習会
講師 Mentor社より派遣 概要 IC レイアウト検証ツール Calibreを使用して、ルールファイルの作成方法、DRC/LVSの実行方法について学びます。 受講対象 マスクパターンに関する知識をお持ちの方 講習内容 ・ 階層認識の概要
・ ルール・ファイルの設定
・ ツールの実行
・ エラーのデバッグ
・ DRCルールの記述方法
・ LVSルールの記述方法
Calibre xRC講習会講師 Mentor社より派遣 概要 寄生容量/寄生抵抗抽出ツール Calibre xRCを使用して、各用途に応じた抽出フローや、抽出方法について学びます。 受講対象 ・ マスクパターンに関する知識をお持ちの方
・ Calibre DRC/LVSのトレーニングを受講済みの方講習内容 ・ Calibre xRCの概要紹介
・ 容量/抵抗の抽出モデル
・ 容量/抵抗抽出のためのルール設定
・ Calibre xRCの実行方法
開催日程 2004年 9/15(水) 10:00 - 17:00 開催地 東京大学VDEC
アクセス方法定員 ４０名 講師 Silvaco社より派遣 概要 アナログ設計環境Gateway,SmartSpiceを用いたシミュレーションの実行, 結果の
出力, 波形表示に至る一連の操作トレーニング. 波形ビュワーSmartViewの操作修練受講対象 これまでに回路図作成、SPICEの使用経験がある方. 講習内容 ・ Gatewayの概要と基本操作説明
・ Gatewayの基本操作実習（回路図作成）
・ シミュレーション環境説明
・ シミュレーション環境実習（コントロールカード作成から波形出力）
・ SmartSpice製品の概要説明
・ SmartSpiceシミュレーションの説明, および操作トレーニング
(実行方法, シミュレーション結果の出力, 波形データ生成)
・ SmartSpice波形ビュワーの基本操作トレーニング
・ (波形出力の基本操作, 波形観測, 測定機能等の基本操作)
・ Q&A
申込受付を終了致しました。たくさんのお申込有難う御座いました。
| VDEC Homepage | お問い合わせはこちらへ |