平成１6年度第２回VDEC CAD講習会のご案内

新着情報

• BachC講習会の案内を追加しました。(2005.03.15)
• Cadence VXL講習会申込受付終了致しました。多数のお申込ありがとうございました。
• SmartSPICE講習会を中止しました。（2005.2.25）
• HSPICE講習会申込受付終了致しました。多数のお申込ありがとうございました。
• Design Compiler講習会申込受付終了致しました。多数のお申込ありがとうございました。
• Cadence VLE講習会はVXL (Virtuoso-XL)講習会に変更(2005.2.18)
• 申込受付を開始しました（2005.2.3）
• 平成16年度 第２回 CAD講習会の案内を公開しました（2005.2.2)

1. 開催日、開催地及び定員：
   

   2005年 2/28(月)-3/1(火) 10:00-17:00	Cadence VXL (Virtuoso-XL)講習会 （経験者向け）	北海道大学	40名	2日間	開催終了
   2005年 3/3(木)-3/4(金) 10:00-17:00	HSPICE講習会 （中〜上級向け）	金沢大学	20名	2日間	開催終了
   2005年 3/7(月)-3/8(火) 10:00-17:00	Synopsys Design Compiler講習会 論理合成、制約と最適化(中〜上級)	名古屋大学	14名	2日間	開催終了
   2005年 3/14(月)-3/15(火) 10:00-17:00	Mentor講習会	東京大学	40名	2日間	開催終了
   2005年 3/17(木)-3/18(金) 10:00-17:00	Magma講習会	東京大学	40名	2日間	開催終了
   2005年 3/23(水)-3/24(木) 10:00-17:00	Verilog-A講習会	九州大学	30名	2日間	開催中
   2005年 3/30(水)-3/31(木) 10:00-17:00	BachC講習会	東北大学	20名	2日間	申込受付中

2. 参加費：
   
   
   
   • 無料

3. 留意事項：
   
   • 本講習の受講対象者は原則として教職員もしくはその代理の大学院生とします。
   • すべてのトレーニングには，UNIX及びX-Windows上での基本操作及びテキストエディタ(viまたはemacs)の熟知が必要となります。
   • 各トレーニングコースにおいては，それぞれ専門的な知識を要しますので，下記の各コースの受講対象者の欄をお読み下さい。
   • 定員数にかぎりがあるため，同一研究機関や研究室等から複数名の参加を希望される場合は，申込状況によっては参加人数を制限させて頂く場合もありますので御了承下さい。 この場合には別途こちらからご連絡させていただきます．
   • CADツールトレーニングの参加費は無料ですが，参加に伴う 交通費，宿泊費等は参加者の負担となりますので御了承下さい。
   • 講習内容の詳細につきましては，確定次第ご連絡させていただきますが，当日の時間的な制限で若干変更になることがありますことをご了承ください．
   • CAD講習会のテキストやラボデータは，公開可能な物に関してはweb上でVDECユーザのに限定で公開しております．こちらをご覧ください．
     
     
4. 講習会詳細：
   

   ---

   
   Cadence VXL (Virtuoso-XL) 講習会 （経験者向け）

   開催日程	2005年 2/28(月)-3/1(火) 10:00-17:00
   開催地	北海道大学
   定員	４０名
   講師	未定
   概要	VXL の概念、データのセットアップ、使用方法について学習します。
   受講対象	VLE(Virtuoso Layout Editor) の使用経験をお持ちの方で、 且つ、Artist/Composer の使用経験、基本知識をお持ちの方。
   講習内容	カリキュラム ： [ 1日目 ] VXL入門、セットアップ、レイアウトの生成、配置の編集 [ ２日目 ] 相互接続の作成、データの解析及び更新、階層化設計および変数の操作

   ---

   HSPICE講習会
   　　
   

   開催日程	2005年 3/3(木)-3/4(金) 10:00-17:00
   開催地	金沢大学 VLSI設計室 〒920-8667 石川県 金沢市小立野 2-40-20 金沢大学工学部（小立野キャンパス） 電気情報棟３階 http://www.t.kanazawa-u.ac.jp/kinou/campus.html
   定員	２０名
   講師	未定
   概要	準備中
   受講対象	中〜上級向け
   講習内容	1日目 　１．HSPICEのネットリストの構造と記述方法 　２．HSPICEで扱えるデバイスモデル 　３．HSPICEの解析アルゴリズム 　４．解析エラーの種類と回避方法 2日目 　５．統計解析手法 　６．シグナルインテグリティー解析手法 　７．Q&A

   ---

   Synopsys Design Compiler講習会

   開催日程	2005年 3/7(月)-3/8(火) 10:00-17:00
   開催地	名古屋大学 名称：IB電子情報館北棟9F計算機演習室(913号室) 住所：名古屋市千種区不老町 アクセス方法： 名古屋大学へのアクセス：http://www.nuee.nagoya-u.ac.jp/access.php IB電子情報館へのアクセス：http://www.nuee.nagoya-u.ac.jp/image/IB_MAP.jpg
   定員	１４名
   講師	未定
   概要	論理合成、制約と最適化
   受講対象	中〜上級向け
   講習内容	準備中

   ---

   Mentor講習会

   開催日程	2005年 3/14(月)-3/15(火) 10:00-17:00
   開催地	東京大学
   定員	４０名
   講師	未定
   概要	準備中
   受講対象
   講習内容	準備中

   ---

   Magma講習会

   開催日程	2005年 3/17(木)-3/18(金) 10:00-17:00
   開催地	東京大学
   定員	４０名
   講師	未定
   概要	準備中
   受講対象
   講習内容	準備中

   ---

   Verilog-A講習会

   開催日程	2005年 3/23(水)-3/24(木) 10:00-17:00
   開催地	九州大学 九州大学箱崎キャンパス ベンチャー・ビジネス・ラボラトリー２F CAD室 〒812-8581 福岡市東区箱崎6-10-1 アクセスは下記のURLをが参考に。 http://www.vbl.kyushu-u.ac.jp/map.html
   定員	３０名
   講師	未定
   概要	準備中
   受講対象
   講習内容	準備中

   ---

   
   

   BachC講習会

   開催日程	2005年 3/30(水)-3/31(木) 10:00-17:00
   開催地	東北大学 東北大学未来科学技術共同研究センター 未来情報産業研究館6階 VDEC東北大サブセンター 宮城県仙台市青葉区荒巻字青葉6-6-10 アクセスは下記のURLをが参考に。 http://www.fff.niche.tohoku.ac.jp/ja/index.php?%5B%5BMap%5D%5D
   定員	２０名
   講師	未定
   概要	C言語記述から回路を自動合成するBachシステムの使用方法について、 演習を交えて習得する。
   受講対象
   講習内容	1. Bach C言語 2. シミュレーション方法 3. 合成方法 4．様々な回路の記述方法 　　- 並列処理の記述方法 　　- メモリの使用方法 　　- パイプライン化等

   ---

5. 参加申込み

講習会の参加申込みにはVDECにあらかじめ登録されている教官のアカウントが必要です． また，アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です．ご注意ください

Cadence

Magma Design

Mentor Graphics

Synopsys

平成1６年度第１回CAD講習会のページへ