平成17年度第1回VDEC CAD講習会のご案内


新着情報


本年度第1回のCADツールトレーニングでは,昨年度までと同様に各CADツールベンダーのトレーナの方々にVDECサブセンターにお越ししていただいて,VDECで利用できるCADツールの操作方法等をトレーニングしていただくものです.

本講習会は,VDEC CADユーザでかつLSI設計に関する基礎知識があれば設計経験の有無は問いませんので,奮ってご参加下さいますよう御願いします.尚,ご不明な点がございましたらお手数ですがCADセミナー担当 畠中(hatanaka@vdec.u-tokyo.ac.jp)までご連絡ください.


  1. 開催日、開催地及び定員:

    2005年 7/28(木)-29(金)
    10:00-17:00

    Agilent, ADS 基礎講習会

    東京大学VDEC
    40名
    2日間
    申込終了

    2005年 8/22(月)-23(火)
    10:00 - 17:00

    Cadence, FE-Ultra講習会

    東京大学VDEC
    40名
    2日間
    申込終了

    2005年 8/24(水)
    10:00 - 17:00

    Cadence, VLE(Virtuoso Layout Editor)講習会

    東京大学VDEC
    40名
    1日間
    申込終了

    2005年8/25(木)-26(金)
    10:00 - 17:00

    Cadence, Artist-CAE講習会

    東京大学VDEC
    40名
    2日間
    申込終了

    2005年 9/01(木)-02(金)
    9/01(木) 13:00 - 17:00
    9/02(金) 10:00 - 17:00

    Synopsys, Astro講習会

    名古屋大学
    25名
    1日間
    申込終了

    2005年 9/06(火)
    10:00 - 17:00

    Synopsys, Chip synthesis講習会

    大阪大学
    40名
    1日間
    申込終了

    2005年 9/13(火)-14(水)
    10:00 - 17:00

    Synopsys, HSPICE講習会

    東京大学VDEC
    40名
    2日間
    申込終了

    2005年 9/15(木)-16(金)
    10:00 - 17:00

    Mentor, Calibre講習会

    東京大学VDEC
    40名
    2日間

    2005年 9/21(水)-22(木)
    10:00 - 17:00

    Sharp, Bach C講習会

    東京大学VDEC
    40名
    2日間
  2. 参加費:

    • 無料

  3. 留意事項:

    • 本講習の受講対象者は原則として教職員もしくはその代理の大学院生とします。
    • すべてのトレーニングには,UNIX及びX-Windows上での基本操作及びテキストエディタ(viまたはemacs)の熟知が必要となります。
    • 各トレーニングコースにおいては,それぞれ専門的な知識を要しますので,下記の各コースの受講対象者の欄をお読み下さい。
    • 定員数にかぎりがあるため,同一研究機関や研究室等から複数名の参加を希望される場合は,申込状況によっては参加人数を制限させて頂く場合もありますので御了承下さい。 この場合には別途こちらからご連絡させていただきます.
    • CADツールトレーニングの参加費は無料ですが,参加に伴う 交通費,宿泊費等は参加者の負担となりますので御了承下さい。
    • 講習内容の詳細につきましては,確定次第ご連絡させていただきますが,当日の時間的な制限で若干変更になることがありますことをご了承ください.
    • CAD講習会のテキストやラボデータは,公開可能な物に関してはweb上でVDECユーザのに限定で公開しております.こちらをご覧ください.

  4. 講習会詳細:



    Synopsys, Chip Synthesis講習会
    開催日程 2005年 9/06(火) 10:00 - 17:00
    開催地 大阪大学
    大阪大学 吹田キャンパス内 電気系 E6 棟2階 情報処理演習室
    定員 40名
    概要 論理合成ツール Design Compiler を用いて、合成条件の設定、結果の解析、階層設計を行う場合のストラテジなどを学習
    受講対象 ・ 論理設計の経験があり,VHDLまたはVerilog-HDLの基礎知識を有する方を対象
    講習内容 ・ 回路合成・解析ツールの基本操作
    ・ クロック・設計制約の設定
    ・ 階層コンパイル
    ・ 最適化



    Synopsys Astro講習会
    開催日程 2005年 9/01(木)-02(金)
    9/01(木) 13:00 - 17:00 9/02(金) 10:00 - 17:00
    開催地 名古屋大学
    名古屋大学 IB電子情報館 南棟2階 285号室 (演習室2)
    定員 25名
    講師 Synopsys社より派遣

    Milkyway講習会 
    概要 Milkywayでの配置配線用ライブラリやデザインのセットアップ
    受講対象 IC 設計の基礎知識を有する方を対象
    講習内容 ・ データ準備について(Milkyway)
    ・ ツールを起動させるためのシステム環境
    ・ 必要なデータファイル
    ・ 配置配線用セルライブラリデータ作成方法
    ・ その他の編集コマンド(LEQ,EEQ,Cell Type)
    ・ 実習

    Astro講習会 
    概要 自動配置配線コアツールApolloのアップグレードAstroのデザインフローと各フェーズでの機能を講義と実習を通して習得する
    受講対象 Apolloツールの経験者に限定
    講習内容 ・ Astroの概要
    ・ Astroタイミング最適化レイアウトフロー
    ・ 各入力データ(ネットリスト、タイミング制約)
    ・ タイミング制約のロードとオプション設定
    ・ 簡易的なフロアプラン機能(マクロ配置、パッド配置、コア領域)
    ・ Pre-Place(簡易配置)
    ・ In-Place(配置)
    ・ Clock Treeの合成
    ・ タイミングとスキュー解析
    ・ Post-Place(配置の改善)
    ・ CTO クロックの改善
    ・ クロストークオプションの設定
    ・ 自動配線と配線後の改善
    ・ 配線DRCエラーの手動によるクリーンアップとシールド配線
    ・ ECO処理
    ・ DRC/LVSチェック
    ・ データ出力
    ・ 実習


    Synopsys HSPICE 講習会
    開催日程 2005年 9/13(火)-14(水) 10:00 - 17:00
    開催地 東京大学VDEC
    アクセス方法
    定員

    40名

    講師 Synopsys社より派遣
    概要 HSPICE の基本的な機能と回路記述方法をベースに、演習問題を通じてHSPICE の操作方法と、シミュレーション統合環境 CosmosSE を用いたシミュレーション・フローを学習
    受講対象 電子回路に関する基礎知識を有する方を対象
    講習内容 ・ Hspiceの概要(Hspiceシミュレーションの位置づけとネットリスト概要)
    ・ 独立電源モデルの記述(記述例の説明)
    ・ 素子モデルの記述(受動/能動素子,伝送線路の記述例およびその説明)
    ・ 解析設定(主な解析タイプの記述例およびその説明)
    ・ Hspice の実行方法(ネットリスト規約やライセンスの説明,実行方法の説明)
    ・ CosmosSE による回路図エントリー、Hspiceの解析コントロールおよび波形解析方法の説明)
    ・ ネットリスト構造(サブサーキット、外部ファイル指定による入力ネットリストの階層化の説明)
    ・ 出力コマンドの設定(print, probe記述 等の説明)
    ・ オプション設定(一般制御、解析制御の説明)
    ・ その他の解析オプション(Measure,繰り返し解析,統計解析,最適化の説明)
    ・ その他の使用法(パラメータ設定,モデルセレクタ等の説明)
    ・ 解析方法と非収束問題(基本的な解析アルゴリズムと収束の原理を説明)

    Cadence, FE-Ultra講習会

      開催日程 2005年 8/22(月)-23(火) 10:00 - 17:00
      開催地 東京大学
      定員 40名
      講師 Cadence社より派遣
      概要 フィジカル・バーチャル・プロトタイプ 設計ツールである FE
      の機能的特徴、及び基本的な使用方法を講義、実習を通して
      学習します。
      受講対象  
      講習内容 未定


    Cadence VLE(Virtuoso Layout Editor)講習会
    開催日程 2005年 8/24(水) 10:00 - 17:00
    開催地 東京大学VDEC
    アクセス方法
    定員 40名
    講師 Cadence社より派遣
    概要 Layout Editorの使用方法、Pcell (Parameterized Cell) の概念と作成方法、Stream変換を学習します。
    受講対象 ・ UNIXの基礎知識をお持ちの方
    ・ X-Window環境の基礎知識をお持ちの方
    ・ マスク・パターン設計者の方
    講習内容 ・ Layout Editorの環境
    ・ Display Resource File (display.drf)の使用方法
    ・ テクノロジー・ファイルの記述方法
    ・ Layout Editorの描画、編集コマンド
    ・ Parameterized Cellの概念
    ・ Parameterized Cellの作成方法
    ・ Stream変換方法


    Cadence, Artist-CAE講習会
      開催日程 2005年8/25(木)-26(金) 10:00 - 17:00
      開催地 東京大学
      定員 40名
      講師 Cadence社より派遣
      概要 準備中
      受講対象  
      講習内容 準備中


    Agilent, ADS 基礎講習会
      開催日程 2005年 7/28(木)-29(金) 10:00-17:00
      開催地 東京大学
      定員 40名
      講師

      Agilent社より派遣

      概要 準備中
      受講対象  
      講習内容 準備中

    Mentor Calibre講習会

    開催日程 2005年 9/15(木)-16(金) 10:00 - 17:00
    開催地 東京大学VDEC
    アクセス方法
    定員 40名

    Calibre DRC/LVS 講習会
    講師 Mentor社より派遣
    概要 IC レイアウト検証ツール Calibreを使用して、ルールファイルの作成方法、DRC/LVSの実行方法について学びます。
    受講対象 マスクパターンに関する知識をお持ちの方
    講習内容

    ・ 階層認識の概要
    ・ ルール・ファイルの設定
    ・ ツールの実行
    ・ エラーのデバッグ
    ・ DRCルールの記述方法
    ・ LVSルールの記述方法


    Calibre xRC講習会 
    講師 Mentor社より派遣
    概要 寄生容量/寄生抵抗抽出ツール Calibre xRCを使用して、各用途に応じた抽出フローや、抽出方法について学びます。
    受講対象 ・ マスクパターンに関する知識をお持ちの方
    ・ Calibre DRC/LVSのトレーニングを受講済みの方
    講習内容

    ・ Calibre xRCの概要紹介
    ・ 容量/抵抗の抽出モデル
    ・ 容量/抵抗抽出のためのルール設定
    ・ Calibre xRCの実行方法


    BachC講習会

      開催日程 2005年 9/21(水)-22(木) 10:00 - 17:00
      開催地 東京大学VDEC
      定員

      40名

      講師 未定
      概要 C言語記述から回路を自動合成するBachシステムの使用方法について、
      演習を交えて習得する。
      受講対象  
      講習内容 1. Bach C言語
      2. シミュレーション方法
      3. 合成方法
      4.様々な回路の記述方法
        - 並列処理の記述方法
        - メモリの使用方法
        - パイプライン化等


  5. 参加申込み

     

    講習会の参加申込みにはVDECにあらかじめ登録されている教官のアカウントが必要です.また,
    アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です.ご注意ください



各協力CADベンダーのページ(順不同)

Cadence

Mentor Graphics

Synopsys

Agilent


その他のリンク

平成16年度第1回CAD講習会のページへ


VDEC Homepage お問い合わせはこちら