2021年 3月18日
10:00 - 17:00
|
Cadence Innovus 講習会
- 講師:Cadence社より派遣
- 概要:本コースでは、Cadence Innovus Implementation Systemを使用した基本的なデジタル配置配線設計フローを学習します。
Innovusの起動から、フロアプランニング、自動配置配線、タイミングや
パワー等の最適化およびその解析について学習します。 また、階層設計
機能、データベースアクセス、ECOの概要説明も行います。
- 受講対象者:スタンダードセルベース自動配置配線によるレイアウト設計者
- ツールバージョン:INNOVUS191 Base ※前回と同様
|
オンライン
|
受付中
|
2021年 3月19日
10:30 - 17:00
|
Synopsys SiliconSmart 講習会
- 講師:Synopsys社より派遣
- 概要:本トレーニングではライブラリをキャラクタライズするためにSilicon Smartの基本的な使用方法を学びます。
コンフィグファイルやセルインスタンスファイルなど、基本的なツールコマンドや入力ファイルについて紹介致します。
また、SiliconSmartの検証ユーティリティについても紹介致します。
Libertyフォーマット、制約及びタイミング等一般的で詳細な説明は本トレーニングには含まれません。
- 受講対象者:
・UNIXテキストエディタ(vi, emacs)の操作が可能 ・UNIXの操作経験・基礎知識を有している ・SiliconSmartを使用する予定がある、
又はセルキャラクタリゼーションにご興味がある方 ・Libertyフォーマット、制約条件及びタイミング解析に関する知識をベースにしているため、
PrimeTimeの使用経験の無い方は、PrimeTimeのトレーニングを受講されてから本コースに参加されることをお勧めしております。
- ツールバージョン:R-2020.12
|
オンライン
|
受付中
|
2021年 3月24
10:00 - 17:00
|
Cadence SpectreRF 講習会
- 講師:Cadence社より派遣
- 概要:
本コースでは、RF回路解析に関する高度な知識を習得できます。Virtuoso SpectreRF回路シミュレータ環境でのRF解析に使用される
Shooting Newtonエンジンの応用、そしてRF解析に使用される
ハーモニックバランス(HB)エンジンの用途を探ります。
※英文のマニュアルを使用します
- 受講対象者:
Analog IC設計者、Analog/Mixed-Signal IC設計者、Chip設計者、Custom IC設計者、RF設計者の方
- ツールバージョン:ICADVM 18.10.050、Spectre 19.10.064
- ※講義を中心として行いますが、実習の手順の紹介 or デモを含む予定
|
オンライン
|
受付中
|
2021年 3月25日
13:00 - 17:00
|
Cadence Quantus 講習会
- 講師:Cadence社より派遣
- 概要:
本コースでは、Cadence社Quantus QRC Transistor-Levelの本的な実行方法に ついて学習します。 容量、抵抗抽出の対象の
ネット指定方法や条件の変更の仕方、出力内容の指定方法、 インダク
タンス抽出とサブストレート抽出方法についても紹介します。
実習では実際にQuanusを実行いただき基本操作方法を学習します。
尚、本コースではQuantus実行に必要となるテクノロジ・セットアップの方法については含みません。
- 受講対象者:
Virtuoso Layout及びPVS(LVS)の使用経験または知識をお持ちの方
- ツールバージョン:EXT18.10.000(p004)、IC6.1.7.700、PVS16.12.000(s208) ※前回と同様
- ※講義を中心として行いますが、実習の手順の紹介 or デモを含む予定
|
オンライン
|
受付中
|
2021年 2月後半 -- 3月
|
Synopsys Design Compiler, IC Compiler II, Formality 講習会
(On-Demand Webトレーニング ビデオ)
- 講師:Synopsys社より派遣
-
概要:担当講師方々より作成したWebトレーニング動画
Design Compiler:本コースは、Design Compilerによる論理合成の基本トレーニングコースです。
Design Compilerを利用してRTLからの論理合成の基本的な実行方法、及び結果の解析手法について説明します。
また、物理ライブラリを利用したDC Graphicalによる物理合成手法についても説明します。
受講対象者:一般的なデジタル回路の知識を有している方で、これから論理合成および物理合成を学習したい方
ツールバージョン:DC 2019.03-SP5
IC Compiler II:フィジカルインプリメンテーションツール、IC Compilerの基本トレーニングコースです。
このトレーニングでは、IC Compiler IIを利用してフラットなブロックデザインをレイアウト設計するためのフローとツール操作を紹介します。
GUIの操作、ライブラリ作成、配置の工程、CTSや配線の工程などを紹介します。
受講対象者: 一般的なデジタル回路の知識を有している方で、P&Rの基本的な手順、フローを習得したい方
ツールバージョン:icc2_vQ-2019.12-SP5
Formality:論理等価性検証ツールFormalityの基本トレーニングコースです。
Formalityを利用して合成前後の回路やゲートレベルの回路同士の論理等価性検証を実行できるようになる事を目的としています。
本コースでは、論理等価性検証の紹介から、Formalityを使用するための前準備・設定・検証・デバッグといった
各フローステップごとに必要な操作方法と注意点を紹介します。
受講対象者:一般的なデジタル回路の知識を有している方で、論理合成後の論理等価性検証を実施される方
ツールバージョン:Formality R-2020.09以降(最終版推奨)
- VDECユーザーおよびトWebレーニング登録者限定。演習なし、ラボデータなし。
複数回閲覧可能。ただし、録画、ビデオファイルおよび資料の二次配布が禁止
|
オンライン
|
受付中
|
2021年 3月26日
10:00 - 11:00
|
Synopsys Design Compiler, IC Compiler II, Formality Q&A ミーティング(Zoom)
- 講師:Synopsys社より派遣、上記ツールの担当講師が参加
- 概要:上記ツールのWebトレーニングに伴ったライブQ&Aミーティング
|
オンライン
|
受付中
|