・株式会社日立製作所CMOS 0.35umゲートアレイチップ試作（固定枠）のご案内を掲載(4/13).
さて，昨年度テストランとして実施いたしました株式会社日立製作所CMOS
0.35umのランですが，今年度は通常のランとしてチップ試作の募集を行いたいと思います．今年度は下記に示しますように設計提出が１２月で１回のランを予定しております．
今回の募集では，通常のランの募集と異なり，レチクル毎に試作可能チップ数（９チップ）が集まった時点でそのレチクルの試作を行うことにしました．つまり，株式会社日立製作所CMOS
0.35umの場合には９チップが固定枠になり，申込み締切までに，先着順で９の倍数のチップが集まった時点でそのレチクルの試作を行うことになります．逆に，申込み締切までに，９の倍数のチップが集まらない場合には，固定枠に満たないレチクルの試作は次回に見送ることになります．ただし，固定枠に満たない分に関しては，申込み受付期間の若干の延長も行う可能性はあります．
例えば，今回の募集で１３チップ集まった場合，先着の９チップは１２月の試作でチップの試作を行いますが，残りの４チップに関しては，次年度にお願いするかキャンセルということになりますのでご了承ください．尚，漏れた４チップに関しては，次回の試作の優先権は与えられます．
また，先着順での固定枠毎の試作となりますので，申込み後のキャンセルは原則としてできませんので，あらかじめご了承のうえ，お申し込みくださいますようお願いします．
チップ試作申込みに関する情報は，通常のVDEC webページの「チップ試作申込み」のページを熟読くださいますようお願いします．また，今回の固定枠申込みに関する情報はVDEC webページにも掲載しております．
尚，今回の固定枠募集に関して，ご不明の点がありましたら，御手数ですが，CADUser@vdec.u-tokyo.ac.jpのメーリングリスト上でご質問くださいますようお願いします．
今回募集の株式会社日立製作所CMOS 0.35umゲートアレイの概要です．
(注意)詳細は「チップ試作申込み」のページで必ず確認してください．
|
|
|
|
|
|
|
|
|
|
|
|