VDEC-MOSISチップ共同試作のご案内

試作概要

1. TSMC 0.18um CMOS, TSMC 0.25um CMOS, IBM0.5um SiGe BiCMOS の試作を実施します．
2. 試作費用はMOSISの公表試作価格（米国国外向け標準価格、Standard Export Price）の50%にサービスしてもらえます． MOSISの公表価格は下記のページでご覧下さい．

   http://www.mosis.com/Orders/Prices/price-list-export.html

3. 試作申し込みに先立って，利用者（研究室，グループ）各自，MOSISのアカウントを申請して取得してください． 申請方法は下記のページでご覧下さい．

   http://www.mosis.org/Customer/Forms/enrollment-mep-research.html

試作条件

1. 試作手続き，支払い，サポートはMOSISの代理店であるシリコンソーシアムにVDECでまとめて依頼します．
2. 試作費用はMOSISのEXPORT向け標準価格の50%と、その試作代に消費税関連5%と代理店手数料5%を合算してシリコンソーシアムから請求されますので，支払ってください。
3. 希望に応じてIOパッド，およびスタンダードセルも，シリコンソーシアムから有償でサポートしてもらえます．価格の詳細は別途連絡します．
4. チップ数は標準40個で，有償で増やすことも可能です．（例えば100個．．．）
5. 組み立てはMOSISのサービスを利用することを標準とします．試作を申し込む時に指定して頂きます．MOSISからベアチップ納入も可能ですが，ユーザの自己責任で組み立てしてください．原則として，VDECで個別の組み立ての世話はできませんので，ご了承ください．チップ組み立ての詳細について、下記のシリコンソーシアム株式会社(MOSIS 代理店）にお問い合わせ下さい．
6. データ提出の連絡先は以下です．データ送信方法は直接ご相談ください．提出期限は設計締切日の午後5時（日本時間）です．

   シリコンソーシアム株式会社(MOSIS 代理店）
   SiliConsortium President & CEO
   森下 弘章(モリシタ　ヒロアキ）
   Email: morishita@si-cons.co.jp
   電話　078-304-5880

組立サービスの利用

組立サービスをご利用の場合、下記のページからチップパッケージをご選択頂き、申込ページの「パッケージと組立数」項目で"package name*数"をご記入下さい。たとえば、DIP28のパッケージ40個を申し込みたい場合、"DIP28*40"をご記入下さい。なお、記入はすべて半角文字でお願いします。

組立サービスをご利用にならない場合、「パッケージと組立数」項目で0をご記入下さい。

パッケージの注文ＷＥＢページは大きく分けて４種類あります。

1.Ceramic packages supplied by MOSIS
http://www.mosis.org/Technical/Packaging/Ceramic/menu-pkg-ceramic.html

2.Open Cavity Plastic packages supplied by MOSIS
http://www.mosis.org/Technical/Packaging/Plastic/menu-pkg-oc-plastic.html

3.OSE Plastic packages
　　
http://www.mosis.org/Technical/Packaging/Plastic/menu-pkg-asat-plastic.html

http://www.mosis.org/Technical/Packaging/Plastic/menu-pkg-ose-plastic.html

http://www.mosis.org/Technical/Packaging/Plastic/menu-pkg-oc-plastic.html

4.Packages supplied by customer
こちらは、試作者が持ち込みしたパッケージ材料での組立の案内です。
http://www.mosis.org/Technical/Packaging/pkg-intro.html#cust-supp

パッケージの価格については、試作価格と同じページの下の方に載っています。
http://www.mosis.org/Orders/Prices/price-list-export.html

試作予定と日程

試作のまとめは，広大（岩田先生，佐々木先生）が担当いたします．

• VDEC-MOSIS共同試作 TSMC 0.18um CMOS （MOSISコード　CM018　(Mixed Signal) or CL018　(logic))
  
  

  回	試作コード	試作申込開始	試作申込締切	キャンセル期限	設計締切	納品・試作完了	支払
  第１回	MT1804_1	2004/2/13	2004/3/15	2004/3/15	2004/4/5	2004/7	2004年度
  第２回	MT1804_2	2004/4/1	2004/5/1	2004/5/1	2004/6/1	2004/9	2004年度
  第３回	MT1804_3	2004/5/13	2004/6/25	2004/6/25	2004/7/25	2004/10	2004年度
  第４回	MT1804_4	2004/4/20	2004/8/20	2004/8/20	2004/9/20	2004/12	2004年度
  第５回	MT1804_5	2004/6/15	2004/10/15	2004/10/15	2004/11/15	2005/2	2004年度
  第６回	MT1804_6	2004/12/16	2005/2/14	2005/2/14	2005/3/14	2005/6	2005年度
• VDEC-MOSIS共同試作 TSMC 0.25um CMOS （MOSISコード　CM025　(Mixed Signal) or CL025　(logic))　

• VDEC-MOSIS共同試作 IBM0.5um SiGe BiCMOS (MOSIS コード　5AM　(Analog Mixed Signal))

＊試作日程は目安程度なので、今後変更することもあります。

• チップ試作申込みのページ
• このページの一番上へ