VDEC用EXD版セルライブラリ
This page has been accessed
本ページは，以下の環境を対象にしています．
- 日立北海セミコンダクタ 0.5 um プロセス
- SYNOPSYS + AVANT! による設計
- EXD版セルライブラリ
- 準備するファイルと設計フロー
- Synopsysによる論理シミュレーション
- Synopsysによる論理合成
- Milkywayによるネットリスト変換
- Apolloによるレイアウト合成
- SDFの抽出とシミュレーション
- Cadenceによる検証
- AllianceによるROMモジュールの生成
- AllianceによるSRAMモジュールの生成
- デモンストレーション
Index Last modified: March 26, 1999