---

ポストレイアウトシミュレーション

1. ホームページから， transSDF.pl をコピー して下さい．
   
   
2. SDFの抽出 にしたがって，レイ アウトデータからSDFファイルを抽出して下さい．
   
   SDF INSTANCE NAME は必ず，VHDL ソースの Entity name と同じにして下さい．
   
   
3. 以下のスクリプトを使ってファイルを変換して下さい．
   
   transSDF.pl original.SDF > new.SDF
   
   
4. ホームページから， . synopsys_vss.setup をコピーして下さい．
   
   
5. VHDL 記述を design_compilerを使ってGate level に展開します例). add16.vhd
   
   
6. ゲートレベルのVHDL記述を以下の手順で編集し，シミュレーション用の 記述を作成します．例). add16_sim.vhd
   
   
   • VHDLソースの先頭にlibrary EXD; を付け加える．
   • VHDLソースの先頭に use EXD.all; を付け加える．
   • 入出力ポートの宣言文を消して SIGNAL (内部信号) として定義する．
   • 以下のコンフィグレーション文を加える．
     CONFIGURATION SIM_MODEL OF add16 IS -- entity のあとのなまえ
     FOR gate_level -- Architecrute のあとのなまえ
     END FOR;
     END SIM_MODEL;
     
     
   • PROCESS BEGIN 〜 END PROCESS; にあるシミュレーションのための記述 を加える．
     
     
7. シミュレーション用のVHDL記述を，コンパイルします
   
   > vhdlan add16_sim.vhd
   
   
8. VSS シミュレータで，gate level のポストレイアウトシミュレーション を実行します
   
   > vhdlsim -i add16.inc -togfile add16.swt - sdf_typ -sdf add16.SDF SIM_MODEL
   
   Overlaying SDF file: "alu_frame.SDF" with timing index: TYPICAL と出れば SDF の読み込み成功です．
   
   
   
   1. -i オプションは，vhdlsim の実行中に読み込むべきコマンドをあらかじめファ イル化したもの(add16.inc)を読み込むための オプションです
      
      
   2. -togfile オプションは，ネットリスト中の全ネットのとぐる回数を，add16.swtに出力するためのオプションです
      
      
   3. -sdf_typ オプションは，ディレイ計算をtypical case で計算することを指定 するためのオプションです．-sdf_max， -sdf_min もあります
      
      
   4. -sdf オプションは，遅延情報の入ったSDF(Standard Delay Format)ファイル を指定するオプションです
      
      
   このほかにもいろいろ便利なオプションがありますが，詳しくはVSS ユーザー ズマニュアル，または VSS簡易マニュアルを見て下さい
   
   
   

目次へ

---

Simulation

Edited by Tohru Ishihara