下記のフォームに必要事項を記入の上、ページの下の方にある [Submit] （送信）ボタンを
クリックして下さい．
内容変更の場合は、一番最初にある申込区分の変更をチェックして，最初の申込み時に発行した
申込番号を入力し，すべての項目を再度記入して送信して下さい．
申込の取り消しをされる場合には、電子メールにてrefresh-cancel@vdec.u-tokyo.ac.jpへお知らせ下さい．
原則として受講料送金後の取り消しはお受けできませんのでご了承ください．
尚、入力には半角カタカナを用いないようにお願いします．

「＊」がついている項目は必ずご記入下さい。

（重要）
この申込みは仮の申込みになりますので，ご注意ください．正式な申込み受付の通知は事務局から別途電子メール等でご連絡させていただきますのでしばらくお待ちください．
各コースとも定員が決まっておりますので，申込数が定員数より多い場合には，web/Faxでの参加申込を受付後，事務局で人数調整を行います．その後，参加の可否を電子メール等でご連絡させていただきますので，参加が可能の連絡を受け取られました方は，入金の手続きを御願いします．
参加人数多数の場合には，リフレッシュ教育の本来の目的のために社会人の方の参加を優先させていただきますのでご了承ください．参加の可否の連絡があるまで，入金手続きはお待ちください．その他，ご不明の点がありましたら電子メールにてrefresh@vdec.u-tokyo.ac.jpへご連絡ください．

申込区分＊	新規　 変更（申込番号を必ず入力してください．No. ）
（ふりがな） 氏 　名＊	（ ）　（例：だいきぼ　たろう） 　 　　（例：大規模 太郎）
（会社名のふりがな） 会社名 所属１ 所属２＊	ふりがな： 　（例：かぶしきがいしゃぶいでっく） 　　会社名： 　（例：株式会社 VDEC） 　　所属１： 　（例：VLSI設計開発部） 　　所属２： 　（例：マルチメディア技術課）
連絡先住所＊	〒 （半角　例：113-8656) 　住所１： （例：東京都文京区弥生２−１１−１６） 　住所２： （例：武田先端知ビル）
電話・FAX（半角で）＊	電話： 　（例：半角　03-5841-8901) 　内線： 　（例：半角　28901) 　FAX： 　（例：半角　03-5841-8901)
電子メール（半角で）＊	（例：半角　refresh@vdec.u-tokyo.ac.jp） （アドレスの確認のため再度入力してください．）
身　分＊	社会人　 大学・高専等職員　 学生
年　齢	10代　 20代　 30代　 40代　 50代　 60代　 その他
性　別	男性　 女性
受講希望コース＊ （希望コースをチェックしてください．）	コースA: アナログ集積回路設計と演習 (申込受付終了) 　12月6日(水)〜8日(金)　3日間　受講料: 22,000 円 　　　コースD: HDLによるディジタル集積回路設計と演習 (申込受付終了) 　12月19日(火)〜22日(金)　4日間　受講料: 32,000 円 　　　コースR: CMOS-RF集積回路設計と演習 (申込受付終了) 　1月10日(水)〜13日(土)　4日間　受講料: 29,000 円 [※ 変更しました] 　　　コースS: 最先端VLSI設計実例 (申込受付終了) 　1月15日(月)，19日(金)　2日間　受講料: 8,000 円 　1月15日(月)　1日間　　　　　　　受講料: 5,000 円 　1月19日(金)　1日間　　　　　　　受講料: 5,000 円
見積書・請求書 納品書・領収書	書類一式（見積書１部，請求書１部，納品書１部）　 不要　 必要 　見積書，請求書，納品書の宛名： ※振込票が領収書になりますので，領収書は原則として発行しません． 　どうしても必要な場合にのみご請求ください． 　事務処理の簡素化にご協力よろしくお願いします． 　領収書１部： 不要　 必要 　領収書の宛名：
アンケート （講義内容の参考にしますので，お手数ですがアンケートのご記入をお願いします．	Ｑ１：講習会参加の動機 Ｑ２：会社でのこれまでの主な業務 Ｑ３：UNIX やテキストエディタ(Emacs、vi など)の使用歴 　　 1年未満　 1年から5年未満　 5年以上　 Ｑ４：プログラミング(Verilog-HDL、VHDL、SPICE、Cなど)の経験度 　　（経験ありにチェック） 　　　 Verilog-HDL， VHDL， SPICE， C， C++， Java Ｑ５：今までに使用されたことがあるCADツールのベンダーをご記入ください． 　　　 Cadence　 Synopsys　 旧Avanti　 HSPICE　 その他 Ｑ６：これまでの設計経験について（該当する物全てにチェック） ディジタルLSI設計(上流) ディジタルLSI設計(FPGA下流) ディジタルLSI設計(ASIC下流) アナログLSI設計 アナログ・ディジタル混載LSI設計 その他(プリント基板等) Ｑ７：過去のリフレッシュ教育参加経験（参加した物にチェック） 　2003年度： コース１，　 コース２，　 コース３，　 参加せず 　2004年度： コース１，　 コース２，　 コース３，　 参加せず 　2005年度： コース１，　 コース２，　 コース３，　 参加せず Ｑ８：今回のリフレッシュ教育はどのようにしてお知りになりましたか？（複数可） 　 電子メールでの案内， ポスターでの案内， webで検索， 　 上司/知人からの薦め， その他 Ｑ９：リフレッシュコースに関するご意見・ご要望などがございましたらお書きください．

今一度，内容に間違いがないことを確認してください． 間違いがないようでしたら，Submitボタンをクリックして下さい． Resetボタンは，現在の記入内容を消去するだけです． 内容変更の場合は、一番最初にある申込区分の変更をチェックして，最初の申込み時に発行した申込番号を必ず入力してください． 申込を取り消す場合には，refresh-cancel@vdec.u-tokyo.ac.jpまでご連絡下さい．

• このページの最初へ
• リフレッシュ教育の案内へ
• VDECのトップページへ