講義詳細:

講義題目:	アナログ集積回路の特徴と役割
講師氏名:	杉本 泰博 (中央大学 名誉教授)
概要:	時代は高速・高性能なアナログ回路を求めている． サブ0.1μｍ世代のICプロセスでの実現を考えると，低電源電圧での動作が必須である． またウエアラブル，移動体，無線などの言葉は，低消費電力化が必要な事を連想させる． 本講義では，アナログ集積回路の特徴を明らかとし，あわせてその役割を考える上での方向性を示す事を目的とした． このため，上述のようなアナログ回路を実現する上で考慮しなければならない，アナログ集積回路独特の特徴である，１．素子ばらつき，２．レイアウト，３．インピーダンス・マッチング，４．寄生素子，などの影響に付き，具体的な設計例を挙げて問題点とその解決法の一例を紹介する．

講義題目:	回路設計，回路シミュレーション1,2
講師氏名:	飯塚 哲也 (東京大学 准教授)
概要:	本設計演習は，CMOSオペアンプの設計を最終目標として，講義と演習とで構成されます． 講義では，CMOSプロセスでアナログ集積回路を設計するために必要な基礎知識を説明します． 具体的には，(1)CMOS回路素子(MOSFET,R,C)の動作特性，(2)要素回路(カレントミラーや各種増幅回路)の動作機構，(3) オペアンプの動作機構と設計法，を説明します． 演習では，講義での説明内容を，実際にCADを用いて確認します． 以下の課題を行います． (1)アナログ集積回路設計用CADの使用法，(2)MOSFETや各種要素回路の特性評価，(3)オペアンプの設計． 本設計演習は，電子回路や半導体工学の基礎知識を有するが，アナログ集積回路の設計経験のない人を対象としています．

講義題目:	レイアウト設計，検証
講師氏名:	飯塚 哲也 (東京大学 准教授)
概要:	アナログ集積回路のレイアウト設計に関して講習を行います． 素子の基本構造や集積回路製造プロセス，レイアウト設計手順，デザインルール，レイアウト検証に関する解説と共に，CADツールを用いた演習を行います． また，アナログ回路のマッチング特性やノイズ耐性を向上させるためのレイアウトテクニックに関しても簡単に説明します． 講習は，レイアウト設計に関して初心者の方を対象とし，初歩的なことを中心とします．

演習で使うCADツール(オンラインのため，各自で実行環境をご用意下さい)

Cadence Custum IC Design Tools
Layout & Schematic:	Virtuoso ADVM20 or IC618
レイアウト検証:	Diva (included in Virtuoso)
回路シミュレーション:	SPECTRE (or MMSIM)

• 演習部分ではDRC/LVS/LPEの全てを実行します．Divaの下記のライセンスが必要となります．

   Diva(R) Design Rule Checker(DRC)
   Diva(R) Layout Vs. Schematic Verifier(LVS)
   Diva(R) Parasitic Extractor(LPE)
  

元に戻る