開催時間

10:00-18:00 (2日間とも)

参加資格:

大学等教育機関に所属かつ，ROHM社0.18umプロセスのNDAを結び，設計規則のページにアクセスできる方． 設計データにアクセスできない場合は，至急こちらから，ROHM社0.18um(RO18)の機密守秘契約(NDA)書をVDECまでお送り下さい．

講習会データダウンロード(暫定版):

こちらより，一式をダウンロードして展開しておいて下さい．正式版は講習会の直前にアップします．

講義内容（予定)

設計環境の準備

スタンダードセル設計とは？

ROHM0.18um京大/京都工繊大版ライブラリについて解説

IC Compiler2を使ったマクロレベル設計

IC Compiler2を使ったチップレベル設計

データ提出

RC抽出

Cadence Virtuosoを用いた回路/レイアウト設計/DRCエラーの修正方法

講義詳細:

講義題目:	VDEC環境でのデジタル設計講習会
概要:	ROHM180nmプロセスによるディジタル集積回路の 設計フローの説明と演習を行う．RTLからのマクロの論理合成方法，自動配 置配線方法，チップレベルの設計方法，DRC/LVS等のレイアウト検証方法を学 ぶ．(2020, 2021に実施していたrisc-vの演習は今回は実施しません．)

演習で使うCADツール(オンラインのため，各自で実行環境をご用意下さい)
※上記、講習受講前の環境設定の下「この資料」の2.3, 2.4, 2.5.1節ご参照ください。
受講検討の参考情報としては、Synopsys社Design Compiler, IC Compiler II, Primetime, IC Validator, hpsice, formality, siliconsmart, library compiler, milkyway
Cadence社 Virtuoso, Quantus, Xcelium, Spectre
Mentor社 Calibre等を使用する予定です。

Design Compiler (synthesis) vU-2022.12	Synopsys社 論理合成，IC Compiler を使わない場合は，IC Compiler2 と同じバージョンでも問題ないはずです．
IC Compiler (icc) vU-2022.12	Synopsys社 自動配置配線 (旧版)
IC Compiler2 (icc2) vU-2022.12	Synopsys社 自動配置配線
Primetime vU-2022.12-SP4	Synopsys社 タイミング検証，IC Compiler2 の実行に必要です．
IC Validator (icvalidator) vU-2022.12-SP3-1	Synopsys社 RC 抽出，IC Compiler2 の実行に必要です．
hspice vU-2023.03-SP1	Synopsys社 回路シミュレータ
formality vU-2022.12-SP4	Synopsys社 形式検証
IC (Virtuoso) IC6.18.310	Cadence社レイアウトエディタ

自作ライブラリ作成に必要な EDA は次のとおりである．

Primelib T-2022.03	Synopsys社 ライブラリ特性抽出
library compiler lc vU-2022.12-SP4	Synopsys社 Design Compiler用ライブラリ作成
milkyway mw vT-2022.03-SP5-5	Synopsys社 IC Compiler 用ライブラリ作成

元に戻る