講義題目:	チップのAgile型設計、製造演習
講師氏名:	天野 英晴 (東京大学 上席研究員)
概要:	Agile-Xプロジェクトでは、ASIC設計、製造に要する時間とコストを大幅に削減するための手法を提案している。この方法では、 チップの下層配線を用いて、CPU、メモリ、I/O、ADCおよびゲートアレイ構造を作り、通常のASICと同様にウェーハ上で大量生産する。このウェーハから0.5インチサイズの小さなウェーハを 切り出し、上層の配線のみマスクレスリソグラフを用いて加工することで、ゲートアレイ構造とCPUを組み合わせてユーザが必要とするASICを実現する。 現在、このプロトタイプAgile-Chipプラットフォームは少量のゲートながら、ユーザの設計に応じた回路を実装することができる。本講義では、このチップの設計、レイアウト、 マスクレスリソグラフによる加工を実際に設計製造演習をする。希望者はコースAX2にて製造した実チップの動作テストを行う。

演習で使うCADツール(オンラインのため，各自で実行環境をご用意下さい)

Cadence Custum IC Design Tools
Layout & Schematic:	Virtuoso ADVM20 or IC618
レイアウト検証:	Diva (included in Virtuoso)
回路シミュレーション:	SPECTRE (or MMSIM)

• 演習部分ではDRC/LVS/LPEの全てを実行します．Divaの下記のライセンスが必要となります．

   Diva(R) Design Rule Checker(DRC)
   Diva(R) Layout Vs. Schematic Verifier(LVS)
   Diva(R) Parasitic Extractor(LPE)
  

元に戻る