VLSI設計CAD利用規定
【利用条件と基本方針】
- CAD利用は各大学・高専における教育・研究の範囲に限定する。
- CAD利用はVLSIチップ試作申込を条件とはしない。
- CAD利用申込者は各大学・高専の教官とし学生からの利用申込は行わない。
【CAD項目】
【計算機に対する条件】
計算機、OSのサポートに関しては各社ツールのサポートによります。
CAD利用案内のページへ
ホームページに戻る
VDEC Home Page / Univ. of Tokyo. /
www-admin@vdec.u-tokyo.ac.jp