東京大学VDEC 第14回 D2Tシンポジウム

2019年9月6日(金)
東京大学 武田先端知ビル 5階 武田ホール

(英語版, English page)


更新情報:

・シンポジウムのホームページを開設しました。(2019/7/12)
・シンポジウムのホームページを更新しました。(2019/7/16)
・参加申し込みを開始しました。(2019/7/22)
・シンポジウムのホームページを更新しました。(2019/7/25)
・シンポジウムのアブストラクトを更新しました。(2019/8/5)


シンポジウムの概要

主催 東京大学大規模集積システム設計教育研究センター (VDEC)
後援 株式会社アドバンテスト
協賛(予定) 一般社団法人 電子情報通信学会 (IEICE)
一般社団法人 情報処理学会 (IPSJ)
IEEE SSCS Japan Chapter
IEEE SSCS Kansai Chapter
応用物理学会 集積化MEMS技術研究会
ナノテスティング学会 (INANOT)
一般社団法人 電子情報技術産業協会 (JEITA)
一般社団法人 日本半導体製造装置協会 (SEAJ)
SEMI ジャパン
一般社団法人 パワーデバイス・イネーブリング協会 (PDEA)
計測エンジニアリングシステム株式会社(KESCO)
参加費 無料
発表言語 英語。英日同時通訳あり。※英日同時通訳レシーバの数には限りがあります。

主催者より:

東京大学大規模集積システム設計教育研究センターでは、株式会社アドバンテストからの寄附による「アドバンテストD2T寄附研究部門」において、 "D2T (Design-to-Test)"の理念に基づき、「設計」と「テスト」の橋渡しを目的とした研究・教育活動を行なっています。 その一環として開催して参りました「D2Tシンポジウム」の第14回目の開催を下記の通りご案内申し上げます。
今回のシンポジウムでは、海外から著名な招待講演者として米国よりDegang Chen教授、Alan Mishchenko研究員、kalla Priyank教授、Adit Singh教授、香港よりK.-T. Tim Cheng教授、台湾よりTsung-Hsien Lin教授、フランスよりGilgueng Hwang准教授をお招きし、最新の研究についての貴重な講演を頂く予定です。
皆様のご参加を心よりお待ち申し上げております。

本シンポジウムの前には、北千住の東京電機大学にて国際会議 The 3rd International Test Conference in Asia 2019が9月3日から5日まで開催されております。本シンポジウムと合わせてご参加くださいますようよろしくお願いいたします。 The 3rd ITC-Asia 2019


シンポジウム講演アブストラクト (英語版, English version)

   -->
10:00 開会
10:15 セッション 1 - 特別講演 I
"Circuit-Based Intrinsic Methods to Detect Overfitting"
Alan Mishchenko (カリフォルニア大学バークレー校)
アブストラクト
オーバーフィッティングを検出するための内在的手法焦点をあてた発表です。これらはテストセットのパフォーマンスに依存する、あるいは、モデルの複雑化により限界のある今までの外因的(extrinsic)な手法とは対照的に、モデルとトレーニングデータだけに依存します。私たちはCounterfactual Simulation (CFS: 反事実的シミュレーション)と呼ばれる内在的な手法を提案します。これは、モデルを通じてトレーニング例の流れを、珍しいパターンを識別し、摂動を与えて(perturbing)分析する手法です。CFSを論理回路に適用することにより、ハイパーパラメータがない、ニューラルネットワーク、ランダムフォレスト、ルックアップテーブルなどどんな種類のモデルでも一様に動作させることができます。実験上、CFSは上位構造にアクセスすることなく論理回路だけで、様々なレベルのオーバーフィットでモデルを分離することが可能です。CFSを使用してルックアップテーブル、ニューラルネットワーク、ランダムフォレストなどを比較することにより、ニューラルネットワークがなぜ一般化されるのかの洞察を得ることができます。    
"Effective and practical AMS DfT techniques for achieving robust performance and life-time reliability"
Degang Chen (アイオワ州立大学)
アブストラクト
第5世代移動通信やIoT時代の到来する.その結果,(ミッションクリティカルな応用の高信頼性や機能的安全性に利用される)電子回路/システムにたいしては,自己診断や自己修復能力が厳しく要求される.本発表は,実用的かつ効果的な自己テスト/自己校正技術を発表する:この技術は,アナログ・デジタル変換器(ADC)の,現場における自己テストや自己校正を可能とする.本技術の大きな特徴は,試験精度に影響をあたえずに,試験測定器にたいする要求条件を100倍緩和でき,試験データ収集時間を100倍短縮できる.このADCの自己テスト/自己校正手法は,たとえば,自動車のマイクロコントローラに実装できる.
"Sensor Readout Circuits for IoT/Bio-Medical Applications"
Tsung-Hsien Lin (国立台湾大学)
アブストラクト
IoT、ウェアラブルデバイス、バイオメディカルエレクトロニクスなどのアプリケーションでセンサは重要な役割を果たしています。センサ読み出し回路は、ノイズの多い環境下で弱いセンサ信号を抽出できる必要があります。読み出し回路のフリッカノイズとオフセット電圧は適切な方法で軽減する必要があります。さらに、デバイスの寿命を延ばすために低消費電力が求められています。この講演では、前述の問題に対処するためのいくつかの研究を発表します。アナログフロントエンドとADCを組み合わせたVCOベースのアーキテクチャも紹介します。
12:30 昼食
14:00 セッション 2 - 特別講演 II
"Design, Fabrication and Characterizations of On-chip Micro/nanorobotic Swimmers Toward Biological Applications"
Gilgueng Hwang (Centre for Nanoscience and Nanotechnology, University Paris-Saclay)
アブストラクト
束縛されていないマイクロ/ナノロボティックスイマーは、小さな毛細血管や微細流路などへアクセスしやすいため、生物学的または医学的応用への有望な道具である。 しかしながら、その実応用まではマイクロ/ナノ構造設計、加工及び低レイノルズ数物理における大きな課題がある。 本研究ではこれらの課題に対し、マイクロ/ナノ加工、マイクロ流体力学、マイクロロボティックスの学際的技術を統合している。近年 その結果として、マイクロマニピュレーションやセンシングなどの遠隔及び自動制御機能を備えた、オンチップ磁気マイクロ/ナノロボティックスイマーのシステムを開発した。本講演ではまず、近年開発されたマイクロ/ナノロボティックスイマーの設計、加工と応用の事例を紹介し、それらの物理特性評価のために走査型電子顕微鏡または原子間力顕微鏡を用いたマイクロ/ナノマニピュレーションを紹介する。
"On Rectification of Arithmetic Circuits with Algebraic Geometry"
Priyank Kalla (ユタ大学)
アブストラクト
演算回路の正規な検証方法は、規定したモデル通りにゲートレベル回路が実装されているかを確認します。もしこの等価チェックがパスしなかった場合(例えばバグが見つかった)、次にとる行動としてはi)回路をデバッグする、ii)どこの信号セットを修正すれば回路が直るか特定する、iii)その場所に対して対応する修正関数を割り出すことをします。これらを行うテクニックとして現在使用されているのが、QBFソルバ(QBF-solvers)、クレイグ補間(Craig-interpolation)、充足可能性問題(Booleam SAT)です。ただしこれらの方式は制御支配的アプリケーションで有効な反面、演算データパスや回路をデバッグ修正することはできません。

本発表は、計算代数幾何学アプローチで演算回路のデバッグ修正する方法をご紹介します。回路を適切な体上の多項式を使用してモデリングすることで、更生問題がどのように作り出されるか体上有限生成環の理論(Hilbert’s Nullstelllensatz)を使用して紹介し、グレブナー基底(Groebner Basis: GB)アルゴリズムを使った解決法について説明します。GBアルゴリズムは高度で複雑な演算を伴うので、さらに大規模なデータパス回路上で被試験回路のトポロジーを悪用する問題を効率的に解決する方法を紹介します。このアプローチの効率性を実験結果によって証明し、その後このアプローチを、近似回路をロジック合成したものに適用した場合の見通しを紹介して発表を終えます。
15:30 休憩
16:00 セッション 3 - 特別講演 III
"Electronic-Photonic Design Automation"
K.-T. Tim Cheng (香港科技大学)
アブストラクト
ナノフォトニックインターコネクトはその広帯域性能によりデータコミュニケーション領域で有望となっています。今後さらなるシリコンフォトニクスの統合が、デバイス、回路、システムレベルにわたって適用される設計自動化方式を必要とします。本発表では、我々が行っているシリコンフォトニクスデバイスの変化に対応したコンパクトモデリングと、エレクトロニック-フォトニックを合わせたシミュレーションの取り組みを紹介します。検証したモデルを基に、大規模な光学インターコネクトのエネルギー効率強化を目的としたバリエーション管理を行うためのシステムレベルに最適化したテクニックも調査研究しています。
"The Next Major Test Challenge: Low Power Designs"
Adit Singh (オーバーン大学)
Abstract
過去20年、テスト手法のイノベーションは信頼性に厳しい自動車産業、最近でいえばコンピューターアシストや自律運転システムの進化、によってけん引されてきました。本発表では、さらなる未来に目を向けて、今後重要になってくるであろうテスト課題、エネルギー消費を最小限に抑えるためますます低い電圧で動作する電源制約設計、について紹介します。現在はこういった設計用に効果的でローコストなスキャン構造テスト手法がないため、スマートフォンやノートブックPCのプロセッサなどは「強引な」ファンクショナル・システムレベル試験に頼っています。なぜこのような設計部品の不良検出が、現在のスキャンをベースにした試験だと効果的ではないかを明らかにし、この制限を克服するためにストラクチャル試験が今後向き合わないといけない重要課題について説明します。
17:30 セッション 4 - VDEC D2T寄附研究部門
"Activities of D2T research division"
Akio Higo (VDEC D2T, The University of Tokyo)
17:55 閉会
18:00 懇親会


参加申込(参加費:無料)

こちらからお申し込みください。


アクセス方法

こちらをご覧ください。


D2T シンポジウムの歴史

過去の D2T シンポジウムのウェブページ


お問い合わせ

肥後昭男
東京大学 大規模集積システム設計教育研究センター アドバンテストD2T寄附研究部門
〒113−0032 東京都文京区弥生2−11−16 武田先端知ビル404号室
Tel: 03-5841-0233 FAX: 03-5841-1093
E-mail: higo[at]if.t.u-tokyo.ac.jp


VLSI Design and Education Center (VDEC), The University of Tokyo