東京大学VDEC「アドバンテストD2T寄附研究部門」設立記念シンポジウム

2008年1月24日(木) 10:00-18:00 (懇親会18:10-)
東京大学　武田先端知ビル　5階　武田ホール

主催	東京大学大規模集積システム設計教育研究センター(VDEC)
後援	株式会社アドバンテスト
参加費	無料

株式会社アドバンテストからの寄附金による「アドバンテストD2T寄附研究部門」が10月1日付で東京大学大規模集積システム設計教育研究センター内に設立されました。本寄附研究部門の活動開始に当たり、設立記念シンポジウムを開催致します。

従来、VDECと株式会社アドバンテストとは武田先端知ビル、電子線描画システムF5112、SoCテストシステムT2000の寄附などを通じた関係がございましたが、本寄附研究部門によってVLSIチップの設計・試作のみならずそのテストについても研究・教育の中心拠点となるべく"Design to Test(D2T)"の理念のもと協調して活動を行っていく予定でございます。

本設立記念シンポジウムでは、国内外の産学界から著名な研究者の招待講演を行い、上記活動のスタート地点と位置付けております。多くの方の参加をお待ちしております。

参加申込（参加費：無料）

こちらからお申し込みください。

アクセス方法

こちらをご覧ください。

シンポジウムプログラム (英語版, English version)

10:00	開会の挨拶
10:05	副学長挨拶東京大学副学長岡村定矩
10:15	アドバンテスト社長　挨拶株式会社アドバンテスト代表取締役執行役員社長　丸山利雄
10:25	VDECセンター長　挨拶東京大学大規模集積システム設計教育研究センター長　浅田邦博
10:35	招待講演(1)
	Digitally-Assisted Analog Testing for Mixed-Signal SoC Professor Kwang-Ting Cheng (University of California, Santa Barbara / University of Tokyo)
	A Theoretical Approach to the Research on ATPG and DFT Professor Hideo Fujiwara (Nara Institute of Science and Technology)
11:55	Lunch
14:00	招待講演(2)
	Synergy between Manufacturing Test, Silicon Validation / Debug and Fault Tolerance Mr. Rajesh Galivanche (Intel Corporation)
	Gradual and Steady Change on Logic Testing Dr. Yasuo Sato (Hitachi, Ltd.)
	Test Pattern Generation using Boolean Proof Engines Professor Rolf Drechsler (Bremen University)
	Toward Unification of Testing and Verification of VLSI Professor Masahiro Fujita (University of Tokyo)
16:10	Coffee Break
16:40	招待講演(3)
	Automated Debugging from Design to Silicon: Advances, Perspectives and Solutions Professor Andreas Veneris (University of Toronto)
	Correctness of Unreliable Systems? A Basis for Formal Robustness Checking Professor Goerschwin Fey (University of Tokyo, Bremen University)
	VLSI Design and Test Education in VDEC Professor Satoshi Komatsu (University of Tokyo)
18:10	閉会の挨拶
18:15	懇親会

お問い合わせ

東京大学大規模集積システム設計教育研究センターアドバンテストD2T寄附研究部門
〒113－0032　東京都文京区弥生2－11－16　武田先端知ビル404号室
Tel: 03-5841-0233 FAX: 03-5841-1093
E-mail: komatsu@vdec.u-tokyo.ac.jp