平成27年度第1回VDEC CAD講習会のご案内

開催予定日、開催地及び定員：

2016年 8月2日(火) 10:00 - 17:00	Keysight EMpro講習会	東京大学VDEC	20名	受付中
		北海道大学VDEC	10名

		金沢大学VDEC	50名
		大阪大学VDEC	20名



2016年 8月3日(水) 10:00 - 17:00 8月4日(木) 10:00 - 17:00	Synopsys DesignCompiler + PowerCompiler 講習会	東京大学VDEC	20名	受付中
		北海道大学VDEC	10名
		東北大学VDEC	10名
		金沢大学VDEC	50名
		大阪大学VDEC	20名



2016年 8月30日(火) 10:00 - 17:00 8月31日(水) 10:00 - 17:00	Cadence Virtuoso ADE (Analog Design Environment) 講習会	東京大学VDEC	20名	受付中
		北海道大学VDEC	10名
		東北大学VDEC	10名
		金沢大学VDEC	50名
		京都大学VDEC	30名
		大阪大学VDEC	20名
		広島大学VDEC	18名

2016年 9月1日(木) 10:00 - 17:00	Synopsys HSPICE講習会	東京大学VDEC	20名	受付中
		北海道大学VDEC	10名
		東北大学VDEC	10名
		金沢大学VDEC	50名
		京都大学VDEC	30名
		大阪大学VDEC	20名
		広島大学VDEC	18名

2016年 9月5日(月) 10:00 - 17:00 9月6日(火) 10:00 - 17:00 9月7日(水) 10:00 - 17:00	Cadence Virtuoso Layout 講習会	東京大学VDEC	満員	受付中
		北海道大学VDEC	10名
		東北大学VDEC	10名
		金沢大学VDEC	50名
		大阪大学VDEC	20名
		広島大学VDEC	18名

平成26年度までCAD講習会の一環として開催していた「VDEC EDA環境におけるデジタル設計手法講習会」および「VDEC環境におけるトランジスタレベル設計講習会」は、リフレッシュ教育 (コースVDおよびコースVT) に移行しました。受講希望者はVDEC リフレッシュ教育のページからお申込み下さい。

参加費：

無料。

留意事項：

本講習の受講対象者は原則として教職員もしくはその代理の大学院生とします。
すべてのトレーニングには、UNIX及びX Window System上での基本操作及びテキストエディタ（viまたはemacs）の熟知が必要となります。
各トレーニングコースにおいては、それぞれ専門的な知識を要しますので、下記の各コースの受講対象者の欄をお読み下さい。
参加受付は先着順ですが、定員に限りがあるため、同一研究機関や研究室等から複数名の参加を希望される場合は、申込状況によっては参加人数を制限させて頂く場合もありますので御了承下さい。この場合には別途こちらからご連絡させていただきます。
CADツールトレーニングの参加費は無料ですが、参加に伴う交通費、宿泊費等は参加者の負担となりますので御了承下さい。
講習内容の詳細につきましては、確定次第ご連絡させていただきますが、当日の時間的な制限で若干変更になることがありますことをご了承ください。
CAD講習会のテキストやラボデータは、公開可能な物に関してはweb上でVDECユーザに限定で公開しております。こちらをご覧ください。

講習会詳細：

Agilent EMPro講習会


開催日程	2016年8月2日(火) 10:00 - 17:00
開催地、定員	東京大学VDEC	20名
	[北海道大学] 北海道大学VDECサブセンター情報科学研究科 M棟205	10名
	[金沢大学] VDEC北陸サブセンター	50名
	[大阪大学] 大阪大学吹田キャンパス工学部電子情報工学科 E6棟2F 情報処理演習室	20名



講師	Agilent社より派遣
概要	EMPro (ElectroMagnetic Professional)の操作、FEM法(Finite Element Method) / FDTD法(Finite-Difference Time Domain method)の解析手順について学習します。
受講対象	RF、マイクロ波コンポーネントの3次元電磁界解析を行いたい方。

Synopsys DesignCompiler + PowerCompiler 講習会


開催日程	2016年8月3日(水)～4日(木) 10:00 - 17:00
開催地、定員	東京大学VDEC	20名
	[北海道大学] 北海道大学VDECサブセンター情報科学研究科 M棟205	10名
	[東北大学] 未来科学技術共同研究センター	10名
	[金沢大学] VDEC北陸サブセンター	50名
	[大阪大学] 大阪大学吹田キャンパス工学部電子情報工学科 E6棟2F 情報処理演習室	20名



講師	Synopsys社より派遣
概要	Design Compilerを用いたASIC合成フローおよびPower Compilerを用いた低電力版ASIC合成フローを学習します。
受講対象	論理合成ツールの使用を始めるデジタル設計者の方。

Cadence Virtuoso ADE (Analog Design Environment) 講習会


開催日程	2016年8月30日(火)～31日(水) 10:00 - 17:00
開催地、定員	東京大学VDEC	40名
	[北海道大学] 北海道大学VDECサブセンター情報科学研究科 M棟205	10名
	[東北大学] 未来科学技術共同研究センター	10名
	[金沢大学] VDEC北陸サブセンター	50名
	[京都大学] 京都大学VDECサブセンター総合研究7号館1階情報学科計算機演習室1	30名
	[大阪大学] 大阪大学吹田キャンパス工学部電子情報工学科 E6棟2F 情報処理演習室	20名
	[広島大学] 広島大学VDECサブセンター工学部第二類 A1-021室（地下1F）	18名
講師	Cadence社より派遣
概要	ADE概要、回路図～Simulationの実行、Spectre Simulatorの機能説明、各種解析(コーナー解析、モンテカルロ解析等)の紹介及び実習、Spice Simulatorとの比較等を学びます。
受講対象	回路設計者、Cadence ADEを初めて使われる方、Spectreに依る各種Simulation、解析手法をお知りになりたい方。

Synopsys HSPICE 講習会


開催日程	2016年9月1日(木) 10:00 - 17:00
開催地、定員	東京大学VDEC	20名
	[北海道大学] 北海道大学VDECサブセンター情報科学研究科 M棟205	10名
	[東北大学] 未来科学技術共同研究センター	10名
	[金沢大学] VDEC北陸サブセンター	50名
	[京都大学] 京都大学VDECサブセンター総合研究7号館1階情報学科計算機演習室1	30名
	[大阪大学] 大阪大学吹田キャンパス工学部電子情報工学科 E6棟2F 情報処理演習室	20名
	[広島大学] 広島大学VDECサブセンター工学部第二類 A1-021室（地下1F）	18名
講師	Synopsys社より派遣
概要	HSPICE の入門
受講対象	HSPICE を初めて使う方

Synopsys Virtuoso Layout 講習会


開催日程	2016年9月5日(月)～7日(水) 10:00 - 17:00
開催地、定員	東京大学VDEC	20名
	[北海道大学] 北海道大学VDECサブセンター情報科学研究科 M棟205	10名
	[東北大学] 未来科学技術共同研究センター	10名
	[金沢大学] VDEC北陸サブセンター	50名
	[大阪大学] 大阪大学吹田キャンパス工学部電子情報工学科 E6棟2F 情報処理演習室	20名
	[広島大学] 広島大学VDECサブセンター工学部第二類 A1-021室（地下1F）	18名

講師	Cadence社より派遣
概要	IC61 Virtuoso Layout Suite-L/XL/GXLの概要や各種機能とその使用方法、新機能であるConstraint Manager（配置配線の制約、マネージメント）の紹介と、実習データを用いての演習を行います。
受講対象	マスクパターン設計者、Cadence Virtuoso Layoutを初めて使われる方、IC61xをご使用中で更に効率的な活用をされたい方。