開催時間

10:00-18:00 (2日間とも)

参加資格:

大学等教育機関に所属かつ，ROHM社0.18umプロセスのNDAを結び，設計規則のページにアクセスできる方． 設計データにアクセスできない場合は，至急こちらから，ROHM社0.18um(RO18)の機密守秘契約(NDA)書をVDECまでお送り下さい．

講習会データダウンロード(暫定版):

こちらより，一式をダウンロードして展開しておいて下さい．正式版は講習会の直前にアップします．

講義内容（予定)

設計環境の準備

スタンダードセル設計とは？

ROHM0.18um京大/京都工繊大版ライブラリについて解説

IC Compiler2を使ったマクロレベル設計

IC Compiler2を使ったチップレベル設計

データ提出

RC抽出

Cadence Virtuosoを用いた回路/レイアウト設計/DRCエラーの修正方法

講義詳細:

講義題目:	VDEC環境でのデジタル設計講習会
概要:	ROHM180nmプロセスによるディジタル集積回路の 設計フローの説明と演習を行う．RTLからのマクロの論理合成方法，自動配 置配線方法，チップレベルの設計方法，DRC/LVS等のレイアウト検証方法を学 ぶ．(2020, 2021に実施していたrisc-vの演習は今回は実施しません．) RTLで記述したディジタル回路の設計手法を学びたい方が主な対象です．

演習で使うCADツール
※上記、講習受講前の環境設定の下「この資料」の2.3, 2.4, 2.5.1節ご参照ください。
受講検討の参考情報としては、Synopsys社Design Compiler, IC Compiler II, Primetime, IC Validator, Hpsice, Formality, PrimeLib, Library Compiler, Milkyway
Cadence社 Virtuoso, Quantus, Xcelium, Spectre
Siemens EDA (旧Mentor Graphics社) Calibre等を使用する予定です。

Design Compiler (synthesis) vW-2024.09	Synopsys社 論理合成，IC Compiler を使わない場合は，IC Compiler2 と同じバージョンでも問題ないはずです．
(IC Compiler (icc) ，旧版のためサポート対象外)vU-2022.12	Synopsys社 自動配置配線 (旧版)
IC Compiler2 (icc2) vW-2024.09	Synopsys社 自動配置配線
Primetime vU-2022.12-SP5-4	Synopsys社 タイミング検証，IC Compiler2 の実行に必要です．
Library Compiler lc vW-2024.09	Design Compiler, IC Compiler2用ライブラリ作成，primetimeの実行に必要です．
IC Validator (icvalidator) vW-2024.09-SP4	Synopsys社 RC 抽出，IC Compiler2 の実行に必要です．
formality vW-2024.09	Synopsys社 形式検証
hspice vW-2024.09-1	Synopsys社 回路シミュレータ
custom_waveview vU-2023.03-SP1-2	Synopsys社 波形ビューワ
finesim vQ-2020.03-SP1	Synopsys社 高速回路シミュレータ(hspiceの代替手法）
IC (Virtuoso) IC6.18.360	Cadence社レイアウトエディタ
QUANTUS201	Cadence社RC抽出
XCELIUM2409	Cadence社論理シミュレータ
SPECTRE231	Cadence社回路シミュレータ
Calibre 2024.3_37.19	Siemens EDA (旧Mentor Graphics社)DRC, LVS検証

自作ライブラリ作成に必要な EDA は次のとおりである．

Primelib vT-2022.03-1	Synopsys社 ライブラリ特性抽出
(Milkyway，icc用のためサポート対象外) vT-2022.03-SP5-5	Synopsys社 IC Compiler 用ライブラリ作成

元に戻る