東京大学VDEC 第7回D2Tシンポジウム

2012年12月11日(火) 10:00-18:00
東京大学 武田先端知ビル 5階 武田ホール


更新情報:
・ホームページを開設しました。(2012/10/5)


主催 東京大学大規模集積システム設計教育研究センター(VDEC)
後援 株式会社アドバンテスト
協賛 (社)電子情報通信学会
(社)情報処理学会
(社)電子情報技術産業協会
LSIテスティング学会
IEEE SSCS Japan Chapter
参加費 無料

東京大学大規模集積システム設計教育研究センター内に株式会社アドバンテストからの寄附による「アドバンテストD2T寄附研究部門」が設立され5年間が経過いたしました。本寄付研究部門の最近の成果報告としてシンポジウムの開催を企画致しました。本シンポジウムでは、LSIのテスト技術、半導体自動テスト装置(ATE)関連の講演に加えて、"Post-Silicon Validation and Test in Huge Variance Era"と題したパネルディスカッションを予定しています。
本シンポジウムでは、本研究部門の研究成果報告のみではなく、国内外の著名な研究者の招待講演を企画しておりますので、多くの方の参加をお待ちしております。


参加申込(参加費:無料)

こちらからお申し込みください。

http://www.vdec.u-tokyo.ac.jp/d2t/registration/d2tsymposium2012-2-regist.html


アクセス方法

こちらをご覧ください。

http://www.vdec.u-tokyo.ac.jp/Guide/access.html


シンポジウムプログラム (英語版, English version)

10:00 開会の挨拶
東京大学 大規模集積システム設計教育研究センター長 浅田 邦博
10:10 Session 1
Test Time Reduction By Exploring Spatial and Test-Item Correlations Using Statistical Regression Techniques
Kwang-Ting (Tim) Cheng (University California, Santa Barbara)
Power Integrity Control of ATE for Emulating Customer's Power Supply Characteristic
Masahiro Ishida (Advantest)
  New Capability Enables System Level Functional Test and Automated Test Program Generation on ATE
Satoru Kitagawa (Advantest)
  Portable/Desktop Testing Solution for engineering with Cloud
Manabu Kimura (Cloud Testing Service)
12:00 昼食
13:20 Session2
Nanoscale circuit structures for measurement and test
Jacob A. Abraham (University of Texas at Austin)
Time-Mode Signal Processing and Its Impact On Analog/Mixed-Signal/RF Testing
Gordon Roberts (McGill University)
15:00 休憩
15:30 Session 3
Testing & Debugging On-Chip Jitter without a Reference Clock or High-Frequency Pins
Takahiro Yamaguchi (Advantest Laboratories)
A CMOS Flash TDC with 0.84-1.3 ps Resolution Using Standard Cells
James Tandon (University of Tokyo)
16:30 Panel Discussion "Post-Silicon Validation and Test in Huge Variance Era"
17:50 閉会
18:00 懇親会

お問い合わせ

東京大学 大規模集積システム設計教育研究センター アドバンテストD2T寄附研究部門
〒113−0032 東京都文京区弥生2−11−16 武田先端知ビル404号室
Tel: 03-5841-0233 FAX: 03-5841-1093
E-mail: komatsu@vdec.u-tokyo.ac.jp


VLSI Design and Education Center (VDEC), The University of Tokyo