講習会の参加申込みにはVDECにあらかじめ登録されている教官のアカウントが必要です． また，アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です．ご注意ください
平成１９年度第１回VDEC CAD講習会のご案内
新着情報
本年度第1回のCADツールトレーニングでは、昨年度までと同様に各CADツールベンダーのトレーナの方々にVDECサブセンターにお越ししていただいて、VDECで利用できるCADツールの操作方法等をトレーニングしていただくものです。
本講習会は、VDEC CADユーザでかつLSI設計に関する基礎知識があれば設計経験の有無は問いませんので、奮ってご参加下さいますよう御願いします。尚、ご不明な点がございましたらお手数ですがCADセミナー担当
吉澤(seminar＠vdec.u-tokyo.ac.jp)までご連絡ください。
なお、下記の開催時期未定の講習会について、確定次第掲載いたしますが、日程調整はどうしてもうまくできない場合、開催中止の可能性もございます。ご了承下さい。
| 2007年 |
40名 |
1日間 |
申込終了
|
||
| 2007年 |
40名 |
1日間 |
申込終了 |
||
2007年 |
40名 |
1日間 |
申込終了 |
||
2007年 |
40名 |
2日間 |
申込終了 |
||
2007年 |
40名 |
1日間 |
申込終了 |
||
2007年 |
40名 |
2日間 |
申込終了 |
||
2007年 |
40名 |
2日間 |
申込終了 |
||
2007年 |
40名 |
2日間 |
申込終了 |
||
2007年 |
15名 |
3日間 |
申込終了 |
||
2007年 |
15名 |
2日間 |
申込終了 |
開催日程 2007年 8/6(月) 10:00 - 17:00 開催地 東京大学VDEC 定員 ４０名 講師 Synopsys社より派遣 概要 論理合成の概要、合成方法、制約の設定方法、階層設計における最適化手法の解説および回路のチューニング方法について解説いたします。 受講対象 論理設計の経験があり、VHDLまたはVerilog-HDLの基礎知識を有する方 講習内容 ・論理合成の概要
・Design Compilerの使用方法
・クロック、設計制約の設定
・回路の動作環境
・最適化
・階層デザインの最適化
・ACSの使用方法
・チューニング
・演習
開催日程 2007年 8/7(火) 10:00 - 17:00 開催地 東京大学VDEC 定員 ４０名 講師 Synopsys社より派遣 受講対象 配線寄生容量抽出が必要な設計者 講習内容 ・LVSとExplorer のベーシッククラス (10:00-14:00)
* 階層データの扱い方
* 階層データのデバイス抽出
* LVS 入出力のファイルの概要
・Star-RCXTのベーシッククラス (14:00-17:00)
* Star-RCXTの RC ネット抽出機能概要
* Star-RCXTのオペレーションフロー概要
* 入力データベースとファイル
* TCADオペレーションフロー
* Star-RCXTのオペレーションコマンドセットの概要
開催日程 2007年 8/8(水) 10:00 - 17:00 開催地 東京大学VDEC 定員 ４０名 講師 Synopsys社より派遣 概要 トランジスタ・レベルの解析ツールNanoSimの仕組みや使用方法、パワー解析、 タイミング解析などの主要機能について学習します。 受講対象 トランジスタレベル設計の基本的な知識を備えている方、SPICEネットリストを理解できる方 講習内容 ・NanoSimの起動に必要な入力データと実行後に得られる出力データに 関する解説
・オプションなどの解説
・NanoSim のアーキテクチャについての解説
・実習 (ベクタファイルの使用方法、ブロックレベル・パワー解析、期待値比較など)
開催日程 2007年 8/20(月)〜8/21(火) 10:00-17:00 開催地 東京大学VDEC 定員 ４０名 講師 Cadence社より派遣 概要 フィジカル・バーチャル・プロトタイプ設計ツールであるSoC Encounter (Nano Routeは除く) の機能的特徴、及び基本的な使用方法を講義、実習を通して学習します。 受講対象 (フィジカル)シンセシスツール、配置・配線ツールをお使いの方
開催日程 2007年 8/22(水) 10:00-17:00 開催地 東京大学VDEC 定員 ４０名 講師 Cadence社より派遣 概要 Analog Artistの環境設定、およびシミュレーションの実行と解析方法を学習します。 受講対象 Analog 回路設計者、若しくは Mixed Signal 回路設計者の方
開催日程 2007年 8/23(木)〜24(金) 10:00-17:00 開催地 東京大学VDEC 定員 ４０名 講師 Cadence社より派遣 概要 Layout Editor の使用方法、Pcell (Parameterized Cell) の概念と作成方法、Stream 変換を学習します。 受講対象 マスクパターン設計者の方
開催日程 2007年 9/3(月)〜9/4(火) 10:00 - 17:00 開催地 東京大学VDEC 定員 ４０名 講師 Agilent社より派遣
受講対象 ADS シミュレータによる線形・非線形の解析を行なうアナログ/RF 設計者
ケイデンス社 Artist-CAE Basic コース修了または同等の知識を有する方概要 RF/mixed signal IC 設計プラットフォーム RF Design Environment の操作を学ぶ基礎コースです。特に RFIC 設計を行なう RF・マイクロ波の技術者向けです。ケイデンス環境上での ADS シミュレータのユーザ・インターフェース、および、各種アナログシミュレーションのさまざまな解析手法を学びます。
開催日程 2007年 9/5(水)〜9/6(木) 10:00 - 17:00 開催地 東京大学VDEC 定員 ４０名 講師 東京大学VDEC 名倉 徹 准教授
受講対象 ・VDEC環境でトランジスタレベルの設計を行う方。
・各ツールの基本的な使用方法は習得しているものとする。未経験者は 8月に行われるSynopsys、Cadenceの各講習会に参加してツールの基本的な使用方法を習得して下さい。
・vi, emacs 等、Linux 上のエディタを使える方。概要 リングオシレータ程度の簡単な回路設計を例題として、ローム0.18um プロセスを用いたトランジスタレベル設計をVDEC環境で行うための 基礎を学習します。Artist/Composer による回路図入力、 Hspice によるシミュレーション、Virtuoso による レイアウト作成、 Calibre による LVS/DRC検証、HerculesLVS/Star-RCXTによる配線 寄生容量抽出、の一連のフローを流せるようになることを目的とします。 注意事項 ローム0.18umの設計規則を使用するための機密守秘契約(NDA)契約が必要となります。
・指導教官がローム0.18um設計規則のNDAを結んでいない場合は 「機密守秘契約(NDA)」のページより機密保持契約書「ローム0.18um(RO)」をダウンロードし、 上記契約書に指導教官のサインをもらい、持参下さい。かつ、同ページ より、学生の「守秘契約書」をダウンロードして、指導教官との間に契約書を結び、 そのコピーを持参下さい。
・指導教官が既にローム0.18um設計規則のNDAを結んでいる場合は、その 機密保持契約書のコピーおよび、学生の守秘契約書のコピーを持参下さい。 これらNDA契約書のコピーがない場合は本講習会への参加はできませんので、 あらかじめご了承ください。
機密守秘契約(NDA)のページへ
開催日程 2007年 9/19(水)〜9/21(金) 10:00 - 17:00 開催地 東京大学VDEC 定員 １５名 講師 (株)沖ネットワークエルエスアイより派遣 概要 デジタルメディア SoC のためのプラットフォーム MeP (Media embedded Processor) のプロセッサアーキテクチャ、機能拡張、プログラミング、ハードウェア設計について、演習を交えて学習します。
画像処理の例題を基に、機能拡張のためのツールカスタマイズ、RTL設計・検証、 FPGA化、プログラム開発、評価ボード上でのデバッグまでの一連の手順について演習 を交えることで体験、習得できます。受講対象 ・MeP SoC の設計・開発に興味がある方
・MeP SoC のチップ試作を検討し ている方
・プロセッサアーキテクチャ、プログラミングに関する基礎的な知識をお持ちの方
・特に、前々回 (2006/8/23-25)、前回(2007/3/28-30) 講習に参加された方で、MeP アーキテクチャ/プログラミングに関する演習、ハードウェア設計に関する演習を交 えたより詳しい解説を希望される方
開催日程 2007年 9/25(火)〜9/26(水) 10:00 - 17:00 開催地 東京大学VDEC 定員 １５名 講師 ASIP Solutions 社より派遣
受講対象 ・プロセッサ開発、プロセッサアーキテクチャの研究・教育のため、ASIP Meister の利用を予定している方。
・プロセッサアーキテクチャ、プログラミングに関する基礎的な知識をお持ちの方。概要 特定用途向き命令セットプロセッサ開発環境 ASIP Meister について、演習を交えて学習します。
講習会の参加申込みにはVDECにあらかじめ登録されている教官のアカウントが必要です． また，アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です．ご注意ください
平成18年度第１回CAD講習会のページへ
平成18年度第２回CAD講習会のページへ
| VDEC Homepage | お問い合わせはこちらへ |