平成19年度第2回VDEC CAD講習会のご案内
新着情報
申込受付を開始いたしました。(2008/1/21)
Agilent GoldenGate,Momentum講習会日程を掲載しました。(2008/1/15)
講習会日程案を掲載しました。(2007/12/25)
VDEC CAD 講習会は、各 CAD ツールベンダーのトレーナの方々に VDEC またはサブセンターにお越ししていただいて、VDEC で利用できる CAD ツールの操作方法等をトレーニングしていただくものです。
本講習会は、VDEC CADユーザでかつLSI設計に関する基礎知識があれば設計経験の有無は問いませんので、奮ってご参加下さいますよう御願いします。
個別のコースで必要となる基礎知識につきましては、下記詳細をご覧下さい。
開催時期未定の講習会につきましては確定次第掲載いたしますが、日程調整がどうしてもうまくできない場合、開催中止の可能性もございます。ご了承下さい。
2008年 |
40名 |
2日間 |
申込終了
|
||
2008年 |
40名 |
2日間 |
申込終了
|
||
2008年 |
40名 |
2日間 |
申込終了 |
||
2008年 |
40名 |
2日間 |
申込終了 |
||
2008年 |
40名 |
1日間 |
申込終了 |
||
2008年 |
40名 |
1日間 |
申込終了 |
||
2008年 |
25名 |
2日間 |
申込終了 |
||
2008年 |
40名 |
2日間 |
申込終了 |
2008年 |
40名 |
2日間 |
||
2008年 |
40名 |
2日間 |
開催日程 2008年 2/25(月)〜2/26(火) 10:00 - 17:00 開催地 東京大学VDEC 定員 40名 講師 日本シノプシス社より派遣 概要 自動配置配線ツールAstroのデザインフローをベースに各フェーズでの機能を講義と実習を通して習得して頂く基本コースです。 受講対象 自動配置配線ツールをお使いの方 講習内容 - Astroの概要
- Astroタイミング最適化レイアウトフロー
- 各入力データ(ネットリスト、タイミング制約)
- タイミング制約のロードとオプション設定
- 簡易的なフロアプラン機能(マクロ配置、パッド配置、コア領域)
- Pre-Place(簡易配置)
- In-Place(配置)
- Clock Treeの合成
- タイミングとスキュー解析
- Post-Place(配置の改善)
- CTO クロックの改善
- クロストークオプションの設定
- 自動配線と配線後の改善
- 配線DRCエラーの手動によるクリーンアップとシールド配線
- ECO処理
- DRC/LVSチェック
- データ出力
- 実習
開催日程 2008年 2/27(水)〜2/28(木) 10:00-17:00 開催地 東京大学VDEC 定員 40名 講師 Cadence社より派遣 概要 フィジカル・バーチャル・プロトタイプ設計ツールであるSoC Encounter (Nano Routeは除く) の機能的特徴、及び基本的な使用方法を講義、実習を通して学習します。 受講対象 (フィジカル)シンセシスツール、配置・配線ツールをお使いの方
開催日程 2008年 3/4(火)〜3/5(水) 10:00-17:00 開催地 東京大学VDEC 定員 40名 講師 日本ケイデンス・デザイン・システムズ社より派遣 概要 Verilog-A による回路記述方法、Artist、若しくはコマンドラインからのシミュレーションの実行方法を学習します。 受講対象 Analog Artistの基礎知識をお持ちの方
開催日程 2008年 3/11(火)〜3/12(水) 10:00-17:00 開催地 東京大学VDEC 定員 40名 講師 Agilent社より派遣 概要 従来の ADS, RFDE が統合されたRF設計ツールであるGoldenGateの基本的な使用方法を講義・実習を通じて学習します。 受講対象 RF 設計を始める方。これまでADS, RFDEを使用していた方。
開催日程 2008年 3/13(木) 10:00-17:00 開催地 東京大学VDEC 定員 40名 講師 Agilent社より派遣 概要 3次元の電磁界ツールである Momentum の基本的な使用方法を講義・実習を通じて学習します。 受講対象 RF設計等で3次元形状から素子定数の抽出が必要な方
開催日程 2008年 3/14(金) 10:00 - 17:00 開催地 東京大学VDEC 定員 40名 講師 シノプシス社より派遣 概要 HSPICE の基本的な機能と回路記述方法をベースに、演習問題を通じてHSPICE の操作方法と、シミュレーション統合環境 CosmosSE を用いたシミュレーション・フローを学習 受講対象 電子回路に関する基礎知識を有する方を対象 講習内容 - Hspiceの概要(Hspiceシミュレーションの位置づけとネットリスト概要
- 独立電源モデルの記述(記述例の説明)
- 素子モデルの記述(受動/能動素子、伝送線路の記述例およびその説明)
- 解析設定(主な解析タイプの記述例およびその説明)
- Hspice の実行方法(ネットリスト規約やライセンスの説明、実行方法の説明)
- CosmosSE による回路図エントリー、Hspiceの解析コントロールおよび波形解析方法の説明)
- ネットリスト構造(サブサーキット、外部ファイル指定による入力ネットリストの階層化の説明)
- 出力コマンドの設定(print, probe記述 等の説明)
- オプション設定(一般制御、解析制御の説明)
- その他の解析オプション(Measure、繰り返し解析、統計解析、最適化の説明)
- その他の使用法(パラメータ設定、モデルセレクタ等の説明)
- 解析方法と非収束問題(基本的な解析アルゴリズムと収束の原理を説明)
開催日程 2008年 3/24(月)〜3/25(火) 10:00 - 17:00 開催地 名古屋大学 IB電子情報館 南棟 2 階 285 号室 (演習室2) (名古屋大学東山キャンパス の 61 番の南側の 5 階建の建物の 2 階) 定員 25名
講師 東京大学VDEC 名倉 徹 准教授
受講対象 VDEC環境でトランジスタレベルの設計を行う方。
各ツールの基本的な使用方法は習得しているものとします。概要 リングオシレータ程度の簡単な回路設計を例題として、ローム0.18um プロセスを用いたトランジスタレベル設計をVDEC環境で行うための 基礎を学習します。Artist/Composer による回路図入力、 Hspice によるシミュレーション、Virtuoso による レイアウト作成、 Calibre による LVS/DRC検証、HerculesLVS/Star-RCXTによる配線 寄生容量抽出、の一連のフローを流せるようになることを目的とします。 注意事項 ローム0.18umの設計規則を使用するための機密守秘契約(NDA)契約が必要となります。
指導教官がローム0.18um設計規則のNDAを結んでいない場合は 「機密守秘契約(NDA)」のページより機密保持契約書「ローム0.18um(RO)」をダウンロードし、 上記契約書に指導教官のサインをもらい、持参下さい。学生の場合には同ページの「守秘誓約書」をダウンロードして、指導教官との間に誓約書を結び、 そのコピーを持参下さい。
指導教官が既にローム0.18um設計規則のNDAを結んでいる場合は、その 機密保持契約書のコピーおよび、学生の守秘誓約書のコピーを持参下さい。 これらNDA契約のコピーがない場合は本講習会への参加はできませんので、 あらかじめご了承ください。
機密守秘契約(NDA)のページへ
開催日程 2008年 3/26(水)〜3/27(木) 10:00-17:00 開催地 東京大学VDEC 定員 40名 講師 Cadence社より派遣 概要 Cadence のスクリプト言語である SKILL の基本的な基本的な使用方法を講義・実習を通じて学習します。 受講対象 Cadence Composer 等で、独自のスクリプトを作成したい方
講習会の参加申込みにはVDECにあらかじめ登録されている教官のアカウントが必要です。 また、アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です。ご注意ください
VDEC Homepage | お問い合わせはこちらへ |