平成28年度 第2回VDEC CAD講習会のご案内

新着情報

• 受付開始。(2017.02.3)

• VDEC CAD講習会では、各CADツールベンダのトレーナの方による、CADツールの操作方法等のトレーニング、および、教員による、CADツールを用いた回路設計・測定手法の講習を行なっています。
• 本講習会は、VDEC CADユーザでかつLSI設計に関する基礎知識があれば設計経験の有無は問いませんので、奮ってご参加下さいますよう御願いします。ただし、開催場所のファシリティなどの制約がございますので、基本的に先着順で希望調整をいたします。
• また、できるだけたくさんの研究グループの参加が可能となるようにするために、受講希望人数が多い場合には、研究グループ間での人数調整をいたしますので、ご了承ください。
• 各講習会の締切は講習会開催予定日の約10日前になります。尚、それまでに人数に達した場合には、締切が早まることがありますので、ご了承ください。
• CAD講習会を申し込んだにも関わらず、当日に無断欠席されるケースが見受けられます。 できるだけたくさんの方が参加できるように人数調整しておりますので、原則１週間前までには下記、CAD講習会担当者に連絡し、無断欠席は決してされませんようにお願いします。
• 本年度のCAD講習会は、昨年度に引き続き、東京大学VDEC演習室をメイン会場として開催し、映像をいくつかのサブセンターへストリーミング配信する形態をとります。参加申込の際に、ご都合のよい会場を指定して下さい。
• なお、受講希望者が少ない場合は、サブセンターでの開催を中止する可能性があります。
• ご不明な点がございましたら、CAD講習会担当者 (cadsemi＠vdec.u-tokyo.ac.jp)へお問い合わせ下さい。

開催予定日、開催地及び定員：

今年に限り、名古屋大学で受講する場合は、Xサーバをインストールした Windows PC や XQuartz をインストールした Mac 等を持参してください。

参加費：

• 無料。

留意事項：

• 本講習の受講対象者は原則として教職員もしくはその代理の大学院生とします。
• すべてのトレーニングには、UNIX及びX Window System上での基本操作及びテキストエディタ（viまたはemacs）の熟知が必要となります。
• 各トレーニングコースにおいては、それぞれ専門的な知識を要しますので、下記の各コースの受講対象者の欄をお読み下さい。
• 参加受付は先着順ですが、定員に限りがあるため、同一研究機関や研究室等から複数名の参加を希望される場合は、申込状況によっては参加人数を制限させて頂く場合もありますので御了承下さい。この場合には別途こちらからご連絡させていただきます。
• CADツールトレーニングの参加費は無料ですが、参加に伴う 交通費、宿泊費等は参加者の負担となりますので御了承下さい。
• 講習内容の詳細につきましては、確定次第ご連絡させていただきますが、当日の時間的な制限で若干変更になることがありますことをご了承ください。
• CAD講習会のテキストやラボデータは、公開可能な物に関してはweb上でVDECユーザに限定で公開しております。こちらをご覧ください。

講習会詳細：

Allegro Design Entry HDL Front to Back 講習会

Synopsys XA + VCS 講習会

Synopsys IC Compiler 講習会

Synopsys HSPICE + Verilog A 講習会

Cadence Encounter Digital Implementation 講習会

参加申込

講習会の参加申込みにはVDECにあらかじめ登録されている教員のアカウントが必要です。
また、アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です。ご注意ください。

参加者アンケート

講習会参加後にアンケートへの回答をお願いいたします。

その他のリンク

平成28年度第1回CAD講習会のページへ

平成27年度第2回CAD講習会のページへ