| 2010年 3月2日(火)-3日(水) 10:00 - 17:00 | Agilent ADS (Advancedコース) 講習会 |
|
|
申込終了 | ||||||||||||||||||
| 2010年 3月4日(木) 10:00 - 17:00 | Synopsys HSpice (Advancedコース) 講習会 |
|
|
申込終了 | ||||||||||||||||||
| 2010年 3月5日(金) 10:00 - 17:00 | Synopsys PowerCompiler 講習会 |
|
|
申込終了 | ||||||||||||||||||
| 2010年 3月10日(水)-12日(金) 10:00 - 17:00 | Cadence IC FrontEnd 講習会 |
|
|
申込終了 | ||||||||||||||||||
| 2010年 3月17日(水)-19日(金) 10:00 - 17:00 | Cadence IC BackEnd 講習会 |
|
|
申込終了 |
- 無料。
- 本講習の受講対象者は原則として教職員もしくはその代理の大学院生とします。
- すべてのトレーニングには、UNIX及びX Window System上での基本操作及びテキストエディタ（viまたはemacs）の熟知が必要となります。
- 各トレーニングコースにおいては、それぞれ専門的な知識を要しますので、下記の各コースの受講対象者の欄をお読み下さい。
- 参加受付は先着順ですが、定員に限りがあるため、同一研究機関や研究室等から複数名の参加を希望される場合は，申込状況によっては参加人数を制限させて頂く場合もありますので御了承下さい。 この場合には別途こちらからご連絡させていただきます。
- CADツールトレーニングの参加費は無料ですが、参加に伴う 交通費，宿泊費等は参加者の負担となりますので御了承下さい。
- 講習内容の詳細につきましては、確定次第ご連絡させていただきますが、当日の時間的な制限で若干変更になることがありますことをご了承ください。
- 今回あらたにもうけました臨時会場では、設備の関係上、人数の制限がございます。そのため、ご希望に添えない場合がございますことをご了承ください。詳細は別途連絡します。
- CAD講習会のテキストやラボデータは、公開可能な物に関してはweb上でVDECユーザのに限定で公開しております。こちらをご覧ください。
Agilent ADS (Advancedコース) 講習会
開催日程 2010年3月2日(火)-3日(水) 10:00 - 17:00 開催地、定員
東京大学VDEC 35名 [北海道大学] VDEC北海道サブセンター 8名 [東北大学] 未来科学技術共同研究センター 10名 [名古屋大学] IB電子情報館南棟2階285号室(演習室2) 35名 [金沢大学] VDEC金沢サブセンター 50名 [広島大学] 工学部第二類 A1-141室 18名 講師 Agilent 社より派遣 概要 RF設計ツールであるADSのAdvancedな使用方法を講義・実習を通じて学習します。 受講対象 RF 設計を始める方。これまでADS, RFD, GoldenGateEを使用していた方。
Synopsys HSpice (Advancedコース) 講習会
開催日程 2010年3月4日(木) 10:00 - 17:00 開催地、定員
東京大学VDEC 35名 [東北大学] 未来科学技術共同研究センター 10名 [名古屋大学] IB電子情報館南棟2階285号室(演習室2) 35名 [金沢大学] VDEC金沢サブセンター 50名 [大阪大学] 吹田キャンパス 工学部電気系 E6棟 2階 計算機演習室 60名 [広島大学] 工学部第二類 A1-141室 18名 [宮崎大学（臨時会場）] （木花キャンパス）工学部 E-808室 淡野研究室 若干名（要調整） [長崎大学（臨時会場）] 工学部2号館E-209号室 石塚研究室 6名（要調整） 講師 Synopsys 社より派遣 概要 HSPICEを用いた回路シミュレーションを解説します。実習を行いながら、HSPICEのAdvancedな操作をマスターしていただけます。 受講対象 HSPICE回路シミュレーションを始める方。これまでにHSPICE回路シミュレーションの経験がある方。
Synopsys PowerCompiler 講習会
開催日程 2010年3月5日(金) 10:00 - 17:00 開催地、定員
東京大学VDEC 35名 [北海道大学] VDEC北海道サブセンター 8名 [東北大学] 未来科学技術共同研究センター 10名 [名古屋大学] IB電子情報館南棟2階285号室(演習室2) 35名 [金沢大学] VDEC金沢サブセンター 50名 [広島大学] 工学部第二類 A1-141室 18名 [近畿大学理工学部（臨時会場）] 電気電子工学科 31号館3階 システム設計工学研究室 神戸研究室 10名（要調整） [長崎大学（臨時会場）] 工学部2号館E-209号室 石塚研究室 6名（要調整） [福岡大学（臨時会場）] 14号館3階 電子情報計算機実習室304 橋本研究室 12名（要調整） 講師 Synopsys 社より派遣 概要 Power Compiler を用いた ASICでの消費電力シミュレーションを学習します。 受講対象 論理合成ツールの使用を始めるデジタル設計者の方。消費電力シミュレーションに興味がある方。
Cadence IC FrontEnd 講習会
開催日程 2010年3月10日(水)-12日(金) 10:00 - 17:00 開催地、定員
東京大学VDEC 35名 [北海道大学] VDEC北海道サブセンター 8名 [東北大学] 未来科学技術共同研究センター 10名 [金沢大学] VDEC金沢サブセンター 50名 [広島大学] 工学部第二類 A1-141室 18名 [長崎大学（臨時会場）] 工学部2号館E-209号室 石塚研究室 6名（要調整） 講師 Cadence社より派遣 概要 IC6.1x フロントエンド系 (Analog Design Envirionment) について学びます。 受講対象 アナログ、ミックスト&カスタム IC 回路設計者の方。
Cadence IC BackEnd 講習会
開催日程 2010年3月17日(水)-19日(金) 10:00 - 17:00 開催地、定員
東京大学VDEC 40名 [北海道大学] VDEC北海道サブセンター 8名 [東北大学] 未来科学技術共同研究センター 30名 [金沢大学] VDEC金沢サブセンター 80名 [広島大学] 工学部第二類 A1-141室 18名 [宮崎大学（臨時会場）] （木花キャンパス）工学部 E-808室 淡野研究室 若干名（要調整） [長崎大学（臨時会場）] 工学部2号館E-209号室 石塚研究室 6名（要調整） 講師 Cadence社より派遣 概要 IC6.1x バックエンド系 (Virtuoso Layout Design Basics, Virtuoso Connectivity-Driven Layout) について学びます。 受講対象 アナログ、ミックスト&カスタム IC マスクパターン設計者の方。
参加申込
講習会の参加申込みにはVDECにあらかじめ登録されている教員のアカウントが必要です。
また、アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です。ご注意ください。
その他のリンク
| VDEC Homepage | お問い合わせはこちらへ |