|
2014年 8月4日(月) 10:00 - 17:00 8月5日(火) 10:00 - 17:00 |
IC Compiler講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 金沢大学VDEC | 50名 | |||
| 名古屋大学VDEC | 9名 | |||
| 京都大学VDEC | 30名 | |||
| 広島大学VDEC | 18名 | |||
|
2014年 8月6日(水) 10:00 - 17:00 8月7日(木) 10:00 - 17:00 |
Cadence OrCAD講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 東北大学VDEC | 10名 | |||
| 名古屋大学VDEC | 9名 | |||
| 長崎大学（臨時会場） | 数名 | |||
|
2014年 8月20日(水) 10:00 - 17:00 |
Agilent EMPro講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 金沢大学VDEC | 50名 | |||
| 名古屋大学VDEC | 9名 | |||
| 京都大学VDEC | 30名 | |||
| 大阪大学VDEC | 20名 | |||
| 広島大学VDEC | 18名 | |||
|
2014年 8月21日(木) 10:00 - 17:00 |
Synopsys HSPICE講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 東北大学VDEC | 10名 | |||
| 金沢大学VDEC | 50名 | |||
| 名古屋大学VDEC | 9名 | |||
| 京都大学VDEC | 30名 | |||
| 大阪大学VDEC | 20名 | |||
| 広島大学VDEC | 18名 | |||
| 長崎大学（臨時会場） | 数名 | |||
|
2014年 9月2日(火) 13:00 - 17:00 9月3日(水) 10:00 - 17:00 |
VDEC EDA環境におけるデジタル設計手法 講習会 | 東京大学VDEC | 40名 | 受付終了 |
|
2014年 9月4日(木) 10:00 - 17:00 9月5日(金) 10:00 - 17:00 |
VDEC環境におけるトランジスタレベル設計 講習会 | 東京大学VDEC | 40名 | 受付終了 |
|
2014年 9月17日(水) 10:00 - 17:00 9月18日(木) 10:00 - 17:00 |
Design Compiler ＋ Power Compiler講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 金沢大学VDEC | 50名 | |||
| 京都大学VDEC | 30名 | |||
| 大阪大学VDEC | 20名 | |||
| 広島大学VDEC | 18名 | |||
|
2014年 9月24日(水) 10:00 - 17:00 9月25日(木) 10:00 - 17:00 9月26日(金) 10:00 - 17:00 |
Cadence IC61x Virtuoso Layout講習会 | 東京大学VDEC | 40名 | 受付終了 |
| 金沢大学VDEC | 50名 | |||
| 広島大学VDEC | 18名 | |||
| 長崎大学（臨時会場） | 数名 |
| 開催日程 | 2014年8月4日(月)〜5日(火) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [金沢大学] VDEC北陸サブセンター | 50名 | |
| [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 | 9名 | |
| [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 | 30名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | 18名 | |
| 講師 | Synopsys社より派遣 | |
| 概要 | IC Compiler を用いた配置配線設計フローを学習します。 | |
| 受講対象 | スタンダードセルベース自動配置配線による ASIC レイアウト設計者の方。 | |
| 開催日程 | 2014年8月6日(水)〜7日(木) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [東北大学] 未来科学技術共同研究センター | 10名 | |
| [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 | 9名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | ||
| [長崎大学（臨時会場）] 長崎大学 工学部 2号館E215号室 | 数名 | |
| 講師 | Cadence社より派遣 | |
| 概要 | Allegroの立ち上げ、メニュー体系、環境設定、ライブラリ作成等の基本機能と、基板設計に最低限必要な機能、コマンドを学習します。特に、OrCAD Layout用の説明、実習を行います。 | |
| 受講対象 | 基板設計の基礎知識をお持ちの方。Allegroシステムを初めて使用される方。 | |
| 開催日程 | 2014年8月20日(水) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [金沢大学] VDEC北陸サブセンター | 50名 | |
| [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 | 9名 | |
| [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 | 30名 | |
| [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 | 20名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | 18名 | |
| 講師 | Agilent社より派遣 | |
| 概要 | EMPro (ElectroMagnetic Professional)の操作、FEM法(Finite Element Method) / FDTD法(Finite-Difference Time Domain method)の解析手順について学習します。 | |
| 受講対象 | RF、マイクロ波コンポーネントの3次元電磁界解析を行いたい方。 | |
| 開催日程 | 2014年8月21日(木) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [東北大学] 未来科学技術共同研究センター | 10名 | |
| [金沢大学] VDEC北陸サブセンター | 50名 | |
| [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 | 9名 | |
| [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 | 30名 | |
| [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 | 20名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | 18名 | |
| [長崎大学（臨時会場）] 長崎大学 工学部 2号館E215号室 | 数名 | |
| 講師 | Synopsys社より派遣 | |
| 概要 | SPICEを用いた伝送線路のSI/PI解析 | |
| 受講対象 | SPICEを用いた伝送線路のSI/PI解析に興味がある方 | |
| 開催日程 | 2014年9月2日(火) 13:00 - 17:00，3日(水) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| 講師 | 小林和淑 先生（京都工芸繊維大学） | |
| 概要 | ローム0.18umプロセス向け京大ライブラリによるディジタルLSIの設計フローを用いて、LSIを試作するための基礎知識を学習する。Verilog-HDLによるRTL記述、論理シミュレーション、論理合成、自動配置配線、LVS/DRC等のLSI設計の一連の流れを体験し、実際に提出できるレイアウトデータを作成するところまでを行なう。論理合成ツールとして、Synopsys社Design Compiler、自動配置配線ツールとして、Synopsys社IC Compiler、LVS/DRCツールとしてMentor Graphics社Calibre を用いる。 | |
| 受講対象 | ・VDECでディジタルLSIを試作しようとする方。0.18um以外でも役に立つはずです。 ・各ツールの基本的な知識は不要ですが、各ツールの使い方を懇切丁寧に教えることは致しません。 |
|
| 注意事項 | ローム0.18umの設計規則を使用するための機密守秘契約（NDA）契約が必要となります。 ・指導教員がローム0.18um設計規則のNDAを結んでいない場合は「機密守秘契約（NDA）」のページより機密保持契約書「ローム0.18um (RO)」をダウンロードし、上記契約書に指導教官のサインをもらい、持参下さい。かつ、同ページより、学生の「守秘契約書」をダウンロードして、指導教官との間に契約書を結び、そのコピーを持参下さい。 ・指導教官が既にローム0.18um設計規則のNDAを結んでいる場合は、その機密保持契約書のコピーおよび、学生の守秘契約書のコピーを持参下さい。これらNDA契約書のコピーがない場合は本講習会への参加はできませんので、あらかじめご了承ください。 機密守秘契約（NDA）のページへ |
|
| 開催日程 | 2014年9月4日(木)〜5日(金) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| 講師 | 名倉徹 先生（東京大学） | |
| 概要 | リングオシレータ程度の簡単な回路設計を例題として、ローム0.18umプロセスを用いたトランジスタレベル設計をVDEC環境で行うための基礎を学習します。Artist/Composerによる回路図入力、Hspiceによるシミュレーション、Virtuosoによるレイアウト作成、CalibreによるLVS/DRC検証、HerculesLVS/Star-RCXTによる配線寄生容量抽出、の一連のフローを流せるようになることを目的とします。 | |
| 受講対象 | ・VDEC環境でトランジスタレベルの設計を行う方。 ・各ツールの基本的な使用方法は習得しているものとします。各ツールのトレーニングが必要な方は、Synopsys、Cadenceの各講習会に参加して下さい。 |
|
| 注意事項 | ローム0.18umの設計規則を使用するための機密守秘契約（NDA）契約が必要となります。 ・指導教員がローム0.18um設計規則のNDAを結んでいない場合は「機密守秘契約（NDA）」のページより機密保持契約書「ローム0.18um (RO)」をダウンロードし、上記契約書に指導教官のサインをもらい、持参下さい。かつ、同ページより、学生の「守秘契約書」をダウンロードして、指導教官との間に契約書を結び、そのコピーを持参下さい。 ・指導教官が既にローム0.18um設計規則のNDAを結んでいる場合は、その機密保持契約書のコピーおよび、学生の守秘契約書のコピーを持参下さい。これらNDA契約書のコピーがない場合は本講習会への参加はできませんので、あらかじめご了承ください。 機密守秘契約（NDA）のページへ |
|
| 開催日程 | 2014年9月17日(水)〜18日(木) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [金沢大学] VDEC北陸サブセンター | 50名 | |
| [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 | 30名 | |
| [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 | 20名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | 18名 | |
| 講師 | Synopsys社より派遣 | |
| 概要 | Design Compilerを用いたASIC合成フローおよびPower Compilerを用いた低電力版ASIC合成フローを学習します。 | |
| 受講対象 | 論理合成ツールの使用を始めるデジタル設計者の方。 | |
| 開催日程 | 2014年9月24日(水)〜26日(金) 10:00 - 17:00 | |
|---|---|---|
| 開催地、定員 | 東京大学VDEC | 40名 |
| [金沢大学] VDEC北陸サブセンター | 50名 | |
| [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） | 18名 | |
| [長崎大学（臨時会場）] 長崎大学 工学部 2号館E215号室 | 数名 | |
| 講師 | Cadence社より派遣 | |
| 概要 | IC61 Virtuoso Layout Suite-L/XL/GXLの概要や各種機能とその使用方法、新機能であるConstraint Manager（配置配線の制約、マネージメント）の紹介と、実習データを用いての演習を行います。 | |
| 受講対象 | マスクパターン設計者、Cadence Virtuoso Layoutを初めて使われる方、IC51xをお使いで、IC61への移行を予定されている方、IC61xをご使用中で更に効率的な活用をされたい方。 | |
講習会の参加申込みにはVDECにあらかじめ登録されている教員のアカウントが必要です。
また、アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です。ご注意ください。
講習会参加後にアンケートへの回答をお願いいたします。