平成26(2014)年度 第2回VDEC CAD講習会のご案内
新着情報
開催日程 2015年3月6日(金) 10:00-17:00 開催地、定員
東京大学VDEC 40名 [金沢大学] VDEC北陸サブセンター 50名 [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 20名 [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 30名 [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 9名 [東北大学] 未来科学技術共同研究センター 10名 [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） 18名 講師 Synopsys社より派遣 概要 TCADの概要、メッシュの概念、各ツールの説明及びMOSFETをモチーフとしたプロセス/デバイスシミュレーションを行い、TCADを利用する上で最低限必要な操作を習得します。 受講対象 コンピュータの基本操作(キーボード入力及びマウス操作)がスムーズに行える方。半導体の基礎知識がある方。
開催日程 2015年3月10日(火) 10:00-17:00 開催地、定員
東京大学VDEC 40名 [金沢大学] VDEC北陸サブセンター 50名 [北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟205 10名 [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 9名 [東北大学] 未来科学技術共同研究センター 10名 [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） 18名 講師 キーサイト・テクノロジーより派遣 概要 Momentumの概要，基本操作フロー，基本設定機能についても説明します．レイアウトから電磁界解析を実施し，その結果を元に回路シミュレーションを行います． 受講対象 RF 設計を始める方。これまでADS, RFDEを使用していた方。
開催日程 2015年3月11日(水) 10:00-17:00 開催地、定員
東京大学VDEC 40名 [金沢大学] VDEC北陸サブセンター 50名 [北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟205 10名 [東北大学] 未来科学技術共同研究センター 10名 [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） 18名 講師 Synopsys社より派遣 概要 CustomSim (XA)とVCSを使用したMixed Signal Sim (Co-sim)の基礎知識の習得とその操作方法を学びます。 受講対象 Linux上でテキスト編集ができること（演習で必要）
開催日程 2015年3月18日(水) 10:00-17:00 開催地、定員
東京大学VDEC 40名 [金沢大学] VDEC北陸サブセンター 50名 [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 20名 [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 30名 [北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟205 10名 [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 9名 [東北大学] 未来科学技術共同研究センター 10名 [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） 18名 [長崎大学（臨時会場）] 長崎大学 工学部 2号館E215号室 若干名 [宮崎大学（臨時会場）] 宮崎大学工学部 E-808室 若干名 講師 Synopsys社より派遣 概要 HSPICE回路シミュレータの基本的な使い方について学びます。（HSPICEネットリストの記述、ＨＳＰＩＣＥによる解析実行、Verilog-Aモデルの解析方法）またWaveView（波形Viewer）による結果の確認等を行います。 午前中は講義、午後は主に演習となり、演習ではLinuxマシンを使用します。 受講対象 Linux上でテキスト編集できること
開催日程 2015年3月19日(木)〜3月20日（金） 10:00-17:00開催地、定員
東京大学VDEC40名[金沢大学] VDEC北陸サブセンター50名[京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室130名[北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟20510名[東北大学] 未来科学技術共同研究センター10名[広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F）18名講師 Cadence社より派遣概要 OrCAD の製品構成、Captureの起動、環境設定、ライブラリ作成等の基本機能と回路図作成に最低限必要な機能、コマンドの説明。PSpiceの解析機能、解析の設定および実行Model手法及び、サブサーキットの登録手法等Editorの使用方法、パフォーマンス解析受講対象 Windows（ファイルの編集等）、および基板設計の基礎知識をお持ちの方、OrCAD Capture/PSpiceを始めて使用される方、回路設計 ~ 回路シミュレーション設計者の方
開催日程 2015年3月12日(木)〜3月13日（金） 10:00-17:00 開催地、定員
東京大学VDEC 40名 [北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟205 10名 [東北大学] 未来科学技術共同研究センター 10名 講師 Cadence社より派遣 概要 ConceptHDLの基本的なコマンドを学習し、回路図面の作成とパッケージ化を行います。
更に、Allegroへ転送するデザイン・ルールの設定方法とその転送手順を習得します。受講対象 Windowsの基礎知識(ファイルの編集等)をお持ちの方。
ConceptHDL、Allegroで設計を行う方。
開催日程 2015年3月25日(水) 〜 27日(金) 10:00-17:00 開催地、定員
東京大学VDEC 40名 [大阪大学] 大阪大学吹田キャンパス 工学部電子情報工学科 E6棟2F 情報処理演習室 20名 [京都大学] 京都大学VDECサブセンター 総合研究7号館1階 情報学科計算機演習室1 30名 [北海道大学] 北海道大学VDECサブセンター 情報科学研究科 M棟205 10名 [名古屋大学] VDEC名古屋サブセンター IB電子情報館 北棟6階615号室 9名 [広島大学] 広島大学VDECサブセンター 工学部第二類 A1-021室（地下1F） 18名 講師 Cadence社より派遣 概要 フィジカル・バーチャル・プロトタイプ機能によるデザインのプランニング、およびチップのインプリメンテーション機能に関する基本的な使用方法、フラット及び階層設計フロー手法の説明等。 受講対象 デジタル回路設計をされている、またはこれから始めようとする方。合成(シンセシス)ツール、自動配置・配線ツールを使用中の方、若しくはこれから使用される方。フラットでの設計フローをご希望の方は、前半二日間のコースをご受講下さい (三日目は、階層設計フローに関するトレーニングとなります)。
参加申込
講習会の参加申込みにはVDECにあらかじめ登録されている教員のアカウントが必要です。
また、アクセス可能な計算機リストに登録されているマシンからのみ登録が可能です。ご注意ください。
参加者アンケート
講習会参加後にアンケートへの回答をお願いいたします。
その他のリンク
| VDEC Homepage | お問い合わせはこちらへ |